公开(公告)号：CN118018237A

公开(公告)日：2024-05-10

申请号：CN202311797115.3

申请日：2023-12-26

Applicant: 大连理工大学

Inventor： 王洁 ,  范搏栋 ,  黄文博 ,  孔维强 ,  侯刚

IPC: H04L9/40 ,  H04L9/00 ,  H04L41/12 ,  H04L67/1097

Abstract: 本发明公开了一种基于多模型数据增强的工控流量异常检测方法，包括：获取实际工控场景中来自上位交换机镜像而出的网络层流量即PCAP包；将所述PCAP包输入至数据增强模块，对数据进行清洗降噪、升维，生成平衡数据；所述平衡数据传输至多模型异常检测模块；将多模型异常检测模块识别出的异常结果交给判定规则；通过判定规则得到的判定结果输入至区块链智能合约模块，将判定为异常的信息存储到区块链的分布式数据库中；根据本地物理IP信息进行资产识别，生成网络拓扑图，将异常信息中包含的IP及端口反射在网络拓扑图中；通过异常信息生成访问智能合约、应对策略。本发明对实时的工控流量数据进行快速分析和处理，准确地识别出可能存在的异常流量。

公开(公告)号：CN118821671A

公开(公告)日：2024-10-22

申请号：CN202410801202.X

申请日：2024-06-20

Applicant: 大连理工大学

Inventor： 王洁 ,  黄文博 ,  范搏栋 ,  侯刚 ,  孔维强

IPC: G06F30/32 ,  G06F18/23

Abstract: 本发明公开了一种基于逻辑结构图聚类的数字电路模块划分方法及系统，包括：依据比特流文件反编译出FPGA底层实现在可编程逻辑块上的电路详细配置，形成对应的Verilog HDL语言文件；分析所述Verilog HDL语言文件，确定每个可编程逻辑块的类型、初始化参数、输入接口、输出接口信息，记录汇总为配置信息表；根据配置信息表中的信息生成图模型中的节点；通过节点属性构建出图模型；遍历所述图模型，使用基于布尔敏感度的逻辑结构图聚类方法识别图模型中模块划分的核心节点，并以该核心节点为基础，得到邻接节点是否具有逻辑相关性，将具有逻辑相关性的节点作为当前核心节点的从属节点，形成电路的模块划分。本发明可以有效提高划分的效率和准确性。