-
公开(公告)号：CN111145115B
公开(公告)日：2023-06-20
申请号：CN201911324961.7
申请日：2019-12-20
申请人： 复旦大学
IPC分类号： G06T5/00
摘要： 本发明提供一种基于场景适应的非均匀校正方法及其硬件实现装置，方法包括：采集原始红外图像，得像元数据，并统计帧数；初始化原始红外图像的校正参数，得到初始增益校正系数和初始偏置校正系数；进入初始校正模式，并确定当前校正模式，根据帧数逐帧进行非均匀校正，并判断是否更新初始增益校正系数和初始偏置校正系数，当判断为不进行更新时，得校正后的像元数据，当判断为进行更新时，得更新的校正参数及校正后的像元数据，校正后的像元数据即校正后的红外图像；缓存校正后的红外图像及更新的校正参数后存储至外部数据存储模块；装置包括：输入缓存模块、非均匀校正模块、偏移量累积计算模块、参数更新模块、输出缓存模块和外部数据存储模块。
-
公开(公告)号：CN113704139B
公开(公告)日：2024-06-28
申请号：CN202110974491.X
申请日：2021-08-24
申请人： 复旦大学
IPC分类号： G06F12/02
摘要： 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。
-
公开(公告)号：CN110427171B
公开(公告)日：2022-10-18
申请号：CN201910734087.8
申请日：2019-08-09
申请人： 复旦大学
IPC分类号： G06F7/544
摘要： 本发明提供一种基于存储单元的、可扩展的、用于定点数矩阵乘加运算的存内计算设备，其特征在于，包括：数据调度模块，用于将输入的多比特定点数矩阵转换为多个单比特脉冲信号；运算阵列，由M行M列的存储单元构成；辅助运算模块，至少包括低比特模数转换模块、移位加法模块以及数字减法器；列译码器；以及控制模块，存储有配置信息，用于根据配置信息向数据调度模块、列译码器以及辅助运算模块发送配置信号从而适应不同位宽的数据运算。
-
公开(公告)号：CN110442323B
公开(公告)日：2023-06-23
申请号：CN201910734434.7
申请日：2019-08-09
申请人： 复旦大学
IPC分类号： G06F7/57
摘要： 本发明提供一种进行浮点数或定点数乘加运算的架构，其特征在于，包括：缓冲存储器，用于对输入的多个浮点数或定点数进行缓冲存储，浮点数包含浮点指数以及浮点尾数；计算单元阵列，含有多列至少包含一个乘法计算单元的乘法单元列，每一列乘法单元列连接到一个加法计算单元；浮点控制与运算器模块，至少包括指数运算器、尾数移位加法器、移位校正器；外部输入输出接口，用于将浮点数输入给缓冲存储器或将浮点乘加结果输出。本发明的架构可以扩展为任意精度，兼顾计算效率和计算精度；同时兼容多种存储器结构，具有极高的适应性。本架构可经过适当修改变体为在存储器内部进行任意精度定点数运算。
-
公开(公告)号：CN111462798A
公开(公告)日：2020-07-28
申请号：CN202010247625.3
申请日：2020-03-31
申请人： 复旦大学
摘要： 本发明提供一种存储器或存内计算的阵列单元结构，其特征在于，包括：第一晶体管；第二晶体管；以及电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件。其中，第一晶体管和第二晶体管的源极连接地线、连接电源线或作为计算源线(CSL)连接外界输入。利用晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线(CBL)电流的抽取或注入，从而有效解决了低阻态或高阻态的波动问题，同时克服了存内计算中非线性问题。
-
公开(公告)号：CN111145115A
公开(公告)日：2020-05-12
申请号：CN201911324961.7
申请日：2019-12-20
申请人： 复旦大学
IPC分类号： G06T5/00
摘要： 本发明提供一种基于场景适应的非均匀校正方法及其硬件实现装置，方法包括：采集原始红外图像，得像元数据，并统计帧数；初始化原始红外图像的校正参数，得到初始增益校正系数和初始偏置校正系数；进入初始校正模式，并确定当前校正模式，根据帧数逐帧进行非均匀校正，并判断是否更新初始增益校正系数和初始偏置校正系数，当判断为不进行更新时，得校正后的像元数据，当判断为进行更新时，得更新的校正参数及校正后的像元数据，校正后的像元数据即校正后的红外图像；缓存校正后的红外图像及更新的校正参数后存储至外部数据存储模块；装置包括：输入缓存模块、非均匀校正模块、偏移量累积计算模块、参数更新模块、输出缓存模块和外部数据存储模块。
-
公开(公告)号：CN110427171A
公开(公告)日：2019-11-08
申请号：CN201910734087.8
申请日：2019-08-09
申请人： 复旦大学
IPC分类号： G06F7/544
摘要： 本发明提供一种基于存储单元的、可扩展的、用于定点数矩阵乘加运算的存内计算结构，其特征在于，包括：数据调度模块，用于将输入的多比特定点数矩阵转换为多个单比特脉冲信号；运算阵列，由M行M列的存储单元构成；辅助运算模块，至少包括低比特模数转换模块、移位加法模块以及数字减法器；列译码器；以及控制模块，存储有配置信息，用于根据配置信息向数据调度模块、列译码器以及辅助运算模块发送配置信号从而适应不同位宽的数据运算。
-
公开(公告)号：CN117275553A
公开(公告)日：2023-12-22
申请号：CN202210673793.8
申请日：2022-06-15
申请人： 复旦大学
摘要： 本发明提供一种可进行乘加存内计算的MRAM存储单元、阵列、电路及其工作方法，采用磁阻变化特性器件实现非易失性存储，采用加电流读电压的方式替换了现有技术中加电压读电流的方式，阵列中每一列的各个MRAM存储单元共用一份电流，使存算功耗降低了1/N，N为阵列的行数，因此可以获得更好的存内计算能效。同时，本发明的串联存内计算使用电阻值作为计算数值，替换了并联结构的电导值，避免了并联结构多行开启后整列阻值过低，使得运算结果对版图寄生线电阻分布和高低阻值MTJ的空间分布过于敏感。综上所述，本发明能够降低存算的工作功耗，同时有效避免先进工艺下MTJ串的等效电阻受到高低阻值MTJ的空间分布的影响，有利于扩大存算电路的规模。
-
公开(公告)号：CN111462798B
公开(公告)日：2022-06-14
申请号：CN202010247625.3
申请日：2020-03-31
申请人： 复旦大学
摘要： 本发明提供一种存储器或存内计算的阵列单元结构，其特征在于，包括：第一晶体管；第二晶体管；以及电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件。其中，第一晶体管和第二晶体管的源极连接地线、连接电源线或作为计算源线(CSL)连接外界输入。利用晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线(CBL)电流的抽取或注入，从而有效解决了低阻态或高阻态的波动问题，同时克服了存内计算中非线性问题。
-
公开(公告)号：CN113704139A
公开(公告)日：2021-11-26
申请号：CN202110974491.X
申请日：2021-08-24
申请人： 复旦大学
IPC分类号： G06F12/02
摘要： 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.019 秒)
