-
公开(公告)号：CN102185473A
公开(公告)日：2011-09-14
申请号：CN201110074785.3
申请日：2011-03-28
Applicant: 复旦大学
IPC: H02M3/07
Abstract: 本发明属于时钟技术领域，具体公开了一种基于标准CMOS工艺的，适用于电荷泵型锁相环电路的低电流失配、低电流变化的电荷泵电路结构。这种电荷泵电路由电流偏置电路、参考电流电路、输出电流电路和放大器构成。本发明利用放大器构成负反馈回路来降低由于输出端电压变化而引起的冲电电流和放电电流的不匹配；利用具有正输出电压系数电流和具有负输出电压系数电流相加，从而达到在输出端电压变化时降低总的冲、放电电流的变化。本发明可有效地降低冲、放电电流的失配以及电流的变化。本发明电路同时具备高速、低功耗以及低噪声的性能。
-
公开(公告)号：CN101800542A
公开(公告)日：2010-08-11
申请号：CN201010121904.1
申请日：2010-03-11
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于时钟分频技术领域，具体为一种CMOS超宽带频率综合器锁相环路的预分频器结构。该预分频器由两个主从结构差分模拟D锁存器构成，其中，每个D锁存器有一对差分NMOS管作为逻辑部分、一对交叉耦合的正反馈NMOS管作为锁存部分、两对分别工作于正反时钟相位的互补PMOS管作为动态负载和一对时钟控制NMOS管分别作为逻辑部分和锁存部分的动态偏置。本发明通过减小跟随相位输出节点的RC常数、增大锁存相位输出节点的RC常数、减小内部信号摆幅和补偿锁存相位的漏电流损失的等优化方法拓宽电路的工作带宽，其上下限频率比可达100左右。本发明电路同时具备低功耗、低噪声、宽带、高速等性能。
-
Patent Agency Ranking
公开(公告)号：CN102158179A
公开(公告)日：2011-08-17
申请号：CN201110066048.9
申请日：2011-03-18
Applicant: 复旦大学
Abstract: 本发明属于射频集成电路技术领域，具体为一种采用正反馈和负反馈结构的多模低噪声放大器。它由跨导放大器、正反馈网络、负反馈网络和输出LC谐振网络组成。本发明的电路结构，结合了正反馈技术与负反馈技术，降低了低噪声放大器的噪声，提高了增益，并且可以通过调节输出LC谐振网络的电容阵列和电感阵列，实现频带可调。本发明具有增益大、功耗低、噪声低和不需要额外的片外匹配元器件等优点。可用于兼容多种无线通信标准的多模接收机射频前端中。
-
公开(公告)号：CN101924553A
公开(公告)日：2010-12-22
申请号：CN201010281878.9
申请日：2010-09-15
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于时钟分频技术领域，具体为一种基于标准CMOS工艺的，适用于超宽带的二分频器结构。这种二分频器由两个主从结构差分模拟D锁存器构成。其中，每个D锁存器分别由一对差分NMOS管作为放大部分、一对交叉耦合的正反馈NMOS管作为锁存部分、一对PMOS管作为负载，一对时钟控制NMOS管分别作为放大部分和锁存部分的动态偏置。PMOS管偏置电压大小随频率而变化，一个频率到电压的转换电路给PMOS管负载提供偏置。本发明可有效增加分频器的工作频率范围，其上下限频率比可达250左右。本发明电路同时具备低功耗、低噪声、高速等特点。
-
公开(公告)号：CN102158179B
公开(公告)日：2014-04-02
申请号：CN201110066048.9
申请日：2011-03-18
Applicant: 复旦大学
Abstract: 本发明属于射频集成电路技术领域，具体为一种采用正反馈和负反馈结构的多模低噪声放大器。它由跨导放大器、正反馈网络、负反馈网络和输出LC谐振网络组成。本发明的电路结构，结合了正反馈技术与负反馈技术，降低了低噪声放大器的噪声，提高了增益，并且可以通过调节输出LC谐振网络的电容阵列和电感阵列，实现频带可调。本发明具有增益大、功耗低、噪声低和不需要额外的片外匹配元器件等优点。可用于兼容多种无线通信标准的多模接收机射频前端中。
-
公开(公告)号：CN101800542B
公开(公告)日：2012-07-04
申请号：CN201010121904.1
申请日：2010-03-11
Applicant: 复旦大学
Abstract: 本发明属于时钟分频技术领域，具体为一种CMOS超宽带频率综合器锁相环路的预分频器结构。该预分频器由两个主从结构差分模拟D锁存器构成，其中，每个D锁存器有一对差分NMOS管作为逻辑部分、一对交叉耦合的正反馈NMOS管作为锁存部分、两对分别工作于正反时钟相位的互补PMOS管作为动态负载和一对时钟控制NMOS管分别作为逻辑部分和锁存部分的动态偏置。本发明通过减小跟随相位输出节点的RC常数、增大锁存相位输出节点的RC常数、减小内部信号摆幅和补偿锁存相位的漏电流损失的等优化方法拓宽电路的工作带宽，其上下限频率比可达100左右。本发明电路同时具备低功耗、低噪声、宽带、高速等性能。
-
公开(公告)号：CN101924553B
公开(公告)日：2012-06-13
申请号：CN201010281878.9
申请日：2010-09-15
Applicant: 复旦大学
Abstract: 本发明属于时钟分频技术领域，具体为一种基于标准CMOS工艺的，适用于超宽带的二分频器结构。这种二分频器由两个主从结构差分模拟D锁存器构成。其中，每个D锁存器分别由一对差分NMOS管作为放大部分、一对交叉耦合的正反馈NMOS管作为锁存部分、一对PMOS管作为负载，一对时钟控制NMOS管分别作为放大部分和锁存部分的动态偏置。PMOS管偏置电压大小随频率而变化，一个频率到电压的转换电路给PMOS管负载提供偏置。本发明可有效增加分频器的工作频率范围，其上下限频率比可达250左右。本发明电路同时具备低功耗、低噪声、高速等特点。
-
-
-
-
-
-
Search Results
7
records
(took 0.016 seconds)
