-
公开(公告)号：CN102141974A
公开(公告)日：2011-08-03
申请号：CN201110089294.6
申请日：2011-04-11
Applicant: 复旦大学
IPC: G06F15/163
Abstract: 本发明属于高性能处理器技术领域，具体为一种多核处理器核间通信方法及其电路结构。本发明通过对现有多核处理器架构中的寄存器电路模块进行功能性扩展，在该模块中添加多核处理器核间通信地址映射单元，从而能够通过访问寄存器地址实现对核间通信地址的访问，实现核间通信地址的快速访问和核间数据的快速交互。其电路结构包括：扩展寄存器电路模块，先入先出队列电路模块，数据路由阵列电路模块，核间通信控制电路模块，处理器功能电路模块；电路结构分为三个数据链路层次。本发明提升了现有多核处理器的通信效率与运算效率，具有明显的学术价值与实用价值。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
