公开(公告)号：CN101557225A

公开(公告)日：2009-10-14

申请号：CN200910050627.7

申请日：2009-05-05

Applicant: 复旦大学

Inventor： 卢磊 ,  闵昊 ,  唐长文

IPC: H03K23/68

Abstract: 本发明提供一种应用于分数分频频率合成器的脉冲吞计数器，该可编程脉冲吞计数器包含一个可编程程序计数器和一个可编程吞计数器；与之相配合的双模N/N+1预分频器的N为2的自然数次幂，规定可编程程序计数器的计数设定值P≥N、可编程吞计数器的计数设定值S为0～N－1之间；可编程脉冲吞计数器和双模N/N+1预分频器配合可实现从4到无穷大的分频比范围。本发明将采用脉冲吞计数器的分频器的分频比范围拓展为4到无穷大，既实现了超宽的分频比范围，又能正确解码Δ∑调制器的输出，适用于宽频带分数分频频率合成器中，满足了例如电视调谐器、多模多频无线通信等应用的需求。

公开(公告)号：CN101478307B

公开(公告)日：2012-05-23

申请号：CN200910045489.3

申请日：2009-01-16

Applicant: 复旦大学

Inventor： 卢磊 ,  唐长文

IPC: H03L7/18

Abstract: 本发明属集成电路设计中的锁相频率合成技术领域，涉及一种双模4/4.5预分频器电路，包含四个两输入与门，两个上升沿D触发器，两个下降沿D触发器，两个锁存器，两个两输入信号选择器。其中，两个两输入与门、两个上升沿D触发器，两个下降沿D触发器和一个两输入信号选择器构成预分频器逻辑电路；两个两输入与门、两个锁存器和一个两输入信号选择器构成循环结束逻辑电路；预分频器逻辑电路和循环结束逻辑电路在外部控制信号的作用下实现4分频或4.5分频功能。本发明将分频比的步长和Δ∑调制器的量化阶梯均降为0.5，提高了系统分辨率，降低了Δ∑调制器贡献的相位噪声，在保持相同相位噪声的情况下，可以增大环路带宽，加快系统的建立时间。

公开(公告)号：CN101478307A

公开(公告)日：2009-07-08

申请号：CN200910045489.3

申请日：2009-01-16

Applicant: 复旦大学

Inventor： 卢磊 ,  唐长文

IPC: H03L7/18

Abstract: 本发明属集成电路设计中的锁相频率合成技术领域，涉及一种双模4/4.5预分频器电路，包含四个两输入与门，两个上升沿D触发器，两个下降沿D触发器，两个锁存器，两个两输入信号选择器。其中，两个两输入与门、两个上升沿D触发器，两个下降沿D触发器和一个两输入信号选择器构成预分频器逻辑电路；两个两输入与门、两个锁存器和一个两输入信号选择器构成循环结束逻辑电路；预分频器逻辑电路和循环结束逻辑电路在外部控制信号的作用下实现4分频或4.5分频功能。本发明将分频比的步长和Δ∑调制器的量化阶梯均降为0.5，提高了系统分辨率，降低了Δ∑调制器贡献的相位噪声，在保持相同相位噪声的情况下，可以增大环路带宽，加快系统的建立时间。