-
公开(公告)号：CN113366457B
公开(公告)日：2024-06-14
申请号：CN202080011704.2
申请日：2020-01-16
Applicant: 国际商业机器公司
IPC: G06F13/10
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理单元(216)经由聚合缓冲区(16)耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。系统固件(10)包括重试缓冲区(52)，内核(12)包括分析和重试逻辑(54)。
-
公开(公告)号：CN113366436A
公开(公告)日：2021-09-07
申请号：CN202080011427.5
申请日：2020-01-23
Applicant: 国际商业机器公司
IPC: G06F9/30
Abstract: 获得用以执行多个功能中的一个功能的指令。所述指令为符合压缩行业标准的指令集架构的单个架构化指令。执行所述指令，所述执行包括执行由所述指令指定的功能。所述执行功能包括：基于所述功能是压缩功能或解压功能，将输入数据的状态在所述输入数据的未压缩形式与所述输入数据的压缩形式之间变换，以提供变换后的数据状态。在执行所述功能期间，访问有关所述功能的历史。所述历史要被用于在未压缩形式与压缩形式之间变换输入数据的状态。
-
公开(公告)号：CN119013663A
公开(公告)日：2024-11-22
申请号：CN202380032326.X
申请日：2023-03-22
Applicant: 国际商业机器公司
IPC: G06F12/084 , G06F12/0855
Abstract: 实施例用于使用分散的热缓存行跟踪公平机制。响应于接收到访问缓存行的传入请求，基于用于维护缓存行的请求状态和服务状态来确定准许对缓存行的访问，结构包括请求状态和服务状态。响应于确定准许对缓存行的访问，传送请求状态和服务状态连同缓存行的数据。
-
公开(公告)号：CN113366434A
公开(公告)日：2021-09-07
申请号：CN202080011289.0
申请日：2020-01-14
Applicant: 国际商业机器公司
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理系统(210)进一步至少包括数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核‑嵌套接口(14)。数据处理单元(216)经由聚合缓冲区(16)通信地耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从通信地耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。
-
公开(公告)号：CN113474999A
公开(公告)日：2021-10-01
申请号：CN202080015708.8
申请日：2020-02-27
Applicant: 国际商业机器公司
IPC: H03M7/40
Abstract: 一个方面包括一种系统架构，其包括处理单元、加速器、主源缓冲器、主目标缓冲器和存储器块。主源缓冲器存储从外部源接收的源符号的第一部分。主目标缓冲器存储从加速器接收的输出符号。存储器包括溢出源缓冲器，其存储从主源缓冲器接收的源符号的第一部分。加速器获取存储在溢出源缓冲器中的源符号的第一部分和存储在主源缓冲器中的源符号的第二部分，并将源符号的第一部分和第二部分一起转换为输出符号。源符号的第二部分包含源符号的不包含在源符号的第一部分中的一部分。
-
Patent Agency Ranking
-
公开(公告)号：CN113366433A
公开(公告)日：2021-09-07
申请号：CN202080011206.8
申请日：2020-01-14
Applicant: 国际商业机器公司
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括经由输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理系统(210)进一步至少包括数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核‑嵌套接口(14)。数据处理单元(216)经由聚合缓冲区(16)通信耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从通信地耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
-
公开(公告)号：CN113366457A
公开(公告)日：2021-09-07
申请号：CN202080011704.2
申请日：2020-01-16
Applicant: 国际商业机器公司
IPC: G06F13/10
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理单元(216)经由聚合缓冲区(16)耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。系统固件(10)包括重试缓冲区(52)，内核(12)包括分析和重试逻辑(54)。
-
公开(公告)号：CN113366438A
公开(公告)日：2021-09-07
申请号：CN202080011699.5
申请日：2020-01-14
Applicant: 国际商业机器公司
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理系统(210)进一步至少包括数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核‑嵌套接口(14)。数据处理单元(216)经由聚合缓冲区(16)耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。
-
公开(公告)号：CN104681082A
公开(公告)日：2015-06-03
申请号：CN201410687013.0
申请日：2014-11-25
Applicant: 国际商业机器公司
IPC: G11C11/413
CPC classification number: G06F12/0848 , G06F12/0846 , G11C7/22 , G11C11/419 , G11C2207/2209 , G11C11/413
Abstract: 描述了单端口存储器件中的读和写冲突避免方法及其半导体芯片。将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象。将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象。当第一写操作和第二写操作同时发生时，将第一偶数子数据对象存储到第一单端口存储器件并将第二奇数子数据对象存储到第二单端口存储器件。当第一写操作和第二写操作同时发生时，将第二偶数子数据对象存储到第一单端口存储器件并将第一奇数子数据对象存储到第二单端口存储器件。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.028 seconds)
