公开(公告)号：CN111201540A

公开(公告)日：2020-05-26

申请号：CN201880066111.9

申请日：2018-10-22

Applicant: 国际商业机器公司

Inventor： N·A·兰兹罗 ,  B·博瑞格斯 ,  L·克莱芬格 ,  M·瑞佐罗 ,  J·斯塔赫斯 ,  T·斯坦达尔克

IPC: G06N3/08

Abstract: 一个或多个处理器基于在当前金属化层之后在半导体器件上执行的测量和测试数据来确定半导体器件的预测分类档位。当前预测的分类档位和目标分类档位由半导体器件的机器学习模型确定；目标档位包括比预测分类档位更高性能的半导体器件。该模型通过对半导体器件的后续金属化层的工艺参数进行调整确定可实现的性能水平提高。基于半导体器件的当前金属化层的测量和测试数据，生成对工艺参数的调整，并且该半导体器件的后续金属化层的工艺参数的调整输出可通过前馈机制用于所述一个或多个后续金属化层进行处理。

公开(公告)号：CN114207722B

公开(公告)日：2025-01-28

申请号：CN202080050046.8

申请日：2020-09-08

Applicant: 国际商业机器公司

Inventor： M·瑞佐罗 ,  N·A·兰兹罗 ,  B·博瑞格斯 ,  L·克莱文格

IPC: G11C11/16 ,  H10B61/00

Abstract: 一种用于形成MRAM器件的方法，包括：在嵌入在第一电介质(102)中的互连(106)上形成MTJ(202)；在所述MTJ(202)之上沉积封装层(204)；将所述MTJ(202)掩埋在第二电介质(206)中；在所述第二电介质(206)中在所述MTJ上方图案化沟槽(302’)，从而暴露所述MTJ(202)的顶部上方的所述封装层(204)，这在所述沟槽(302’)的底部处形成形貌；在所述形貌上方在所述沟槽(302’)中形成金属线(904)；使所述金属线(904)凹陷，其将所述金属线(904)分离成由所述封装层的暴露的峰分开的区段(904a，904b)；使所述封装层(204)的暴露的峰凹陷，以在所述MTJ(202)的顶部处形成凹陷；以及在所述凹陷中形成自对准触点(1202)。还提供了一种MRAM设备。

公开(公告)号：CN111201540B

公开(公告)日：2023-07-25

申请号：CN201880066111.9

申请日：2018-10-22

Applicant: 国际商业机器公司

Inventor： N·A·兰兹罗 ,  B·博瑞格斯 ,  L·克莱芬格 ,  M·瑞佐罗 ,  J·斯塔赫斯 ,  T·斯坦达尔克

IPC: G06F18/241

Abstract: 本公开涉及通过前馈工艺调整优化半导体分档。更具体而言，一个或多个处理器基于在当前金属化层之后在半导体器件上执行的测量和测试数据来确定半导体器件的预测分类档位。当前预测的分类档位和目标分类档位由半导体器件的机器学习模型确定；目标档位包括比预测分类档位更高性能的半导体器件。该模型通过对半导体器件的后续金属化层的工艺参数进行调整确定可实现的性能水平提高。基于半导体器件的当前金属化层的测量和测试数据，生成对工艺参数的调整，并且该半导体器件的后续金属化层的工艺参数的调整输出可通过前馈机制用于所述一个或多个后续金属化层进行处理。

公开(公告)号：CN114207722A

公开(公告)日：2022-03-18

申请号：CN202080050046.8

申请日：2020-09-08

Applicant: 国际商业机器公司

Inventor： M·瑞佐罗 ,  N·A·兰兹罗 ,  B·博瑞格斯 ,  L·克莱文格

IPC: G11C11/16 ,  H01L27/22 ,  H01L43/12

Abstract: 一种用于形成MRAM器件的方法，包括：在嵌入在第一电介质(102)中的互连(106)上形成MTJ(202)；在所述MTJ(202)之上沉积封装层(204)；将所述MTJ(202)掩埋在第二电介质(206)中；在所述第二电介质(206)中在所述MTJ上方图案化沟槽(302’)，从而暴露所述MTJ(202)的顶部上方的所述封装层(204)，这在所述沟槽(302’)的底部处形成形貌；在所述形貌上方在所述沟槽(302’)中形成金属线(904)；使所述金属线(904)凹陷，其将所述金属线(904)分离成由所述封装层的暴露的峰分开的区段(904a，904b)；使所述封装层(204)的暴露的峰凹陷，以在所述MTJ(202)的顶部处形成凹陷；以及在所述凹陷中形成自对准触点(1202)。还提供了一种MRAM设备。