-
公开(公告)号：CN101464840B
公开(公告)日：2012-11-21
申请号：CN200810176829.1
申请日：2008-11-25
Applicant: 国际商业机器公司
IPC: G06F12/12
CPC classification number: G06F12/127 , G06F12/0813 , G06F12/0831 , G06F12/128
Abstract: 公开了用于管理数据处理系统中的缓存操作的处理器和方法，该系统具有系统存储器和多个处理单元(PU)。第一PU确定必须用第一数据块替换的该第一PU的第一缓存中的多个缓存行中的一个缓存行，并且确定该第一数据块是否是来自该多个PU中的另一个的全相联缓存行。如果该第一数据块不是来自该多个PU中的另一个的全相联缓存行，该第一缓存不包含处于一致性状态无效中的缓存行，并且该第一缓存包含处于一致性状态已移动中的缓存行，则该第一PU选择处于一致性状态已移动中的缓存行，在所选择的缓存行中存储该第一数据块，并且更新该第一数据块的一致性状态。
-
Patent Agency Ranking
公开(公告)号：CN101149714B
公开(公告)日：2012-06-27
申请号：CN200710152817.0
申请日：2007-09-18
Applicant: 国际商业机器公司
Inventor： 乔拉·拜兰 , 卢斯·E·德拉托尔 , 伯纳德·C·德雷鲁普 , 约蒂·古普塔 , 理查德·尼古拉斯
IPC: G06F13/28
CPC classification number: G06F13/28
Abstract: 提供一种构造为松散地耦合的直接存储器存取引擎(DE)和总线引擎(BE)的直接存储器存取(DMA)设备。DE将编程的数据块分拆成单独的事务，解释分散/聚集(scatter/gather)描述符，以及在通道间判优。DE和BE使用能够在该DE和BE之间排队的组合的读写(RW)命令。总线引擎(BE)具有两个读队列和一个写队列。第一读队列用于“新的读”以及第二读队列用于“旧的读”，旧的读是已经在总线上重试过至少一次的读。BE将绝对优先级给新的读，并且仍避免死锁状况。
-
公开(公告)号：CN100361090C
公开(公告)日：2008-01-09
申请号：CN200510067205.2
申请日：2005-04-19
Applicant: 国际商业机器公司
Inventor： 罗伯特·克里斯多佛·狄克逊 , 理查德·尼古拉斯 , 柯克·爱德华·莫若
CPC classification number: G06F11/1032
Abstract: 本发明涉及用于修改的奇偶校验的方法和装置。本发明提供了用于顺序地确定存储的数据的奇偶位的方法、装置和计算机程序。因为在大多数存储器阵列中存在内在的不稳定性，所以数据损坏可以是严重的问题。通常使用奇偶校验和其他技术来解决该问题。但是，对于奇偶校验和其他技术存在折衷。例如，执行奇偶校验所需的时间可引起系统延迟。于是，为了降低延迟，可以在存储器系统中包括受信寄存器以允许对一条受信数据的直接访问。通过能够读取一条受信数据，系统可以将奇偶校验及传递一个存储单元的数据与从存储器阵列读取下一个存储单元的数据相重叠。因此，可以消除一整个周期的延迟而不降低时钟频率。
-
公开(公告)号：CN101464840A
公开(公告)日：2009-06-24
申请号：CN200810176829.1
申请日：2008-11-25
Applicant: 国际商业机器公司
IPC: G06F12/12
CPC classification number: G06F12/127 , G06F12/0813 , G06F12/0831 , G06F12/128
Abstract: 公开了用于管理数据处理系统中的缓存操作的处理器和方法，该系统具有系统存储器和多个处理单元(PU)。第一PU确定必须用第一数据块替换的该第一PU的第一缓存中的多个缓存行中的一个缓存行，并且确定该第一数据块是否是来自该多个PU中的另一个的全相联缓存行。如果该第一数据块不是来自该多个PU中的另一个的全相联缓存行，该第一缓存不包含处于一致性状态无效中的缓存行，并且该第一缓存包含处于一致性状态已移动中的缓存行，则该第一PU选择处于一致性状态已移动中的缓存行，在所选择的缓存行中存储该第一数据块，并且更新该第一数据块的一致性状态。
-
公开(公告)号：CN1731363A
公开(公告)日：2006-02-08
申请号：CN200510067205.2
申请日：2005-04-19
Applicant: 国际商业机器公司
Inventor： 罗伯特·克里斯多佛·狄克逊 , 理查德·尼古拉斯 , 柯克·爱德华·莫若
CPC classification number: G06F11/1032
Abstract: 本发明涉及用于修改的奇偶校验的方法和装置。本发明提供了用于顺序地确定存储的数据的奇偶位的方法、装置和计算机程序。因为在大多数存储器阵列中存在内在的不稳定性，所以数据损坏可以是严重的问题。通常使用奇偶校验和其他技术来解决该问题。但是，对于奇偶校验和其他技术存在折衷。例如，执行奇偶校验所需的时间可引起系统延迟。于是，为了降低延迟，可以在存储器系统中包括受信寄存器以允许对一条受信数据的直接访问。通过能够读取一条受信数据，系统可以将奇偶校验及传递一个存储单元的数据与从存储器阵列读取下一个存储单元的数据相重叠。因此，可以消除一整个周期的延迟而不降低时钟频率。
-
公开(公告)号：CN101149714A
公开(公告)日：2008-03-26
申请号：CN200710152817.0
申请日：2007-09-18
Applicant: 国际商业机器公司
Inventor： 乔拉·拜兰 , 卢斯·E·德拉托尔 , 伯纳德·C·德雷鲁普 , 约蒂·古普塔 , 理查德·尼古拉斯
IPC: G06F13/28
CPC classification number: G06F13/28
Abstract: 提供一种构造为松散地耦合的直接存储器存取引擎(DE)和总线引擎(BE)的直接存储器存取(DMA)设备。DE将编程的数据块分拆成单独的事务，解释分散/聚集(scatter/gather)描述符，以及在通道间判优。DE和BE使用能够在该DE和BE之间排队的组合的读写(RW)命令。总线引擎(BE)具有两个读队列和一个写队列。第一读队列用于“新的读”以及第二读队列用于“旧的读”，旧的读是已经在总线上重试过至少一次的读。BE将绝对优先级给新的读，并且仍避免死锁状况。
-
-
-
-
-
Search Results
6
records
(took 0.156 seconds)
