以太网前向纠错层接收的数据流的帧边界检测方法和系统

    公开(公告)号:CN101997628A

    公开(公告)日:2011-03-30

    申请号:CN200910168619.2

    申请日:2009-08-28

    CPC classification number: H04L7/048

    Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测方法和系统,方法包括:从数据流截取一帧长度的数据;从该一帧长度的数据的起始位置开始,对该一帧长度的数据进行FEC校验;如果该一帧长度的数据的FEC校验不正确,则将从数据流的上述一帧长度的数据的结束位置的下一比特位开始,跳过sbn比特位的数据流位置作为待截取的下一帧数据的起始位置,其中sbn为大于所述以太网前向纠错层的硬件电路的流水线延迟,并且与帧的长度互质的整数;返回上述截取步骤;如果该一帧长度的数据的FEC校验正确,则确定该一帧长度的数据的起始位置为数据流的帧边界位置。本发明能够提高帧边界检测速度和帧同步速度,并且没有增加硬件的开销。

    以太网前向纠错层接收的数据流的帧边界检测和同步系统

    公开(公告)号:CN102035616A

    公开(公告)日:2011-04-27

    申请号:CN200910177335.X

    申请日:2009-09-30

    Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测系统和同步系统,该帧边界检测系统包括了移位器、2个解扰器、校正子产生器以及错误诊断器,该错误诊断器包括大小端模式控制器,用于控制错误诊断器的大小端转换,如果该错误诊断器工作在大端模式下,所述错误诊断器实现校正子产生器的功能,与所述校正子产生器同时工作,进行第二FEC校验,其中在移位器截取一帧又A个比特长度的数据进行FEC校验时,可以验证两个帧起始位置,其中A为小于一帧的长度的正整数。本发明能够提高帧边界检测速度和帧同步速度,并且只增加少量的硬件的开销。

    用于构建用于集成电路设计的时钟树的方法和装置

    公开(公告)号:CN102567557B

    公开(公告)日:2014-07-09

    申请号:CN201010612330.8

    申请日:2010-12-20

    CPC classification number: G06F17/5031 G06F2217/62

    Abstract: 公开了一种用于构建用于集成电路设计的时钟树的方法和装置,该方法包括:通过对经过布局的网表进行时序分析,提取出该网表中的时序器件之间的路径时延;以及根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树,使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化,其中,两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该对时序器件的时钟树级数正相关。

    帧边界检测方法和设备及解码方法和系统

    公开(公告)号:CN102263609A

    公开(公告)日:2011-11-30

    申请号:CN201010192374.X

    申请日:2010-05-31

    Abstract: 公开了一种用于以太网前向纠错层接收的数据流的帧边界检测方法和设备,并公开了一种用于以太网前向纠错层接收的数据流的解码方法和系统。该帧边界检测设备可以包括:缓存器,用于对数据流中的数据进行缓存,所述缓存器的数据长度大于1帧;校正子生成器,用于基于第一数据项、第二数据项以及前一校正子的中间计算结果计算当前校正子,其中第一数据项是当前待测帧的最后一比特数据,第二数据项是所述当前待测帧的前一比特数据;以及比较器,用于使用当前校正子检测所述第一比特数据是否是一个以太网前向纠错层帧边界。该帧边界检测设备可以提高帧边界检测速度。

    帧边界检测方法和设备及解码方法和系统

    公开(公告)号:CN102263609B

    公开(公告)日:2014-03-05

    申请号:CN201010192374.X

    申请日:2010-05-31

    Abstract: 本发明公开了一种用于以太网前向纠错层接收的数据流的帧边界检测方法和设备,并公开了一种用于以太网前向纠错层接收的数据流的解码方法和系统。该帧边界检测设备可以包括:缓存器,用于对数据流中的数据进行缓存,所述缓存器的数据长度大于1帧;校正子生成器,用于基于第一数据项、第二数据项以及前一校正子的中间计算结果计算当前校正子,其中第一数据项是当前待测帧的最后一比特数据,第二数据项是所述当前待测帧的前一比特数据;以及比较器,用于使用当前校正子检测所述第一比特数据是否是一个以太网前向纠错层帧边界。该帧边界检测设备可以提高帧边界检测速度。

    以太网前向纠错层接收的数据流的帧边界检测和同步系统

    公开(公告)号:CN102035616B

    公开(公告)日:2013-12-04

    申请号:CN200910177335.X

    申请日:2009-09-30

    Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测系统和同步系统,该帧边界检测系统包括了移位器、2个解扰器、校正子产生器以及错误诊断器,该错误诊断器包括大小端模式控制器,用于控制错误诊断器的大小端转换,如果该错误诊断器工作在大端模式下,所述错误诊断器实现校正子产生器的功能,与所述校正子产生器同时工作,进行第二FEC校验,其中在移位器截取一帧又A个比特长度的数据进行FEC校验时,可以验证两个帧起始位置,其中A为小于一帧的长度的正整数。本发明能够提高帧边界检测速度和帧同步速度,并且只增加少量的硬件的开销。

    以太网前向纠错层接收的数据流的帧边界检测方法和系统

    公开(公告)号:CN101997628B

    公开(公告)日:2013-08-14

    申请号:CN200910168619.2

    申请日:2009-08-28

    CPC classification number: H04L7/048

    Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测方法和系统,方法包括:从数据流截取一帧长度的数据;从该一帧长度的数据的起始位置开始,对该一帧长度的数据进行FEC校验;如果该一帧长度的数据的FEC校验不正确,则将从数据流的上述一帧长度的数据的结束位置的下一比特位开始,跳过sbn比特位的数据流位置作为待截取的下一帧数据的起始位置,其中sbn为大于所述以太网前向纠错层的硬件电路的流水线延迟,并且与帧的长度互质的整数;返回上述截取步骤;如果该一帧长度的数据的FEC校验正确,则确定该一帧长度的数据的起始位置为数据流的帧边界位置。本发明能够提高帧边界检测速度和帧同步速度,并且没有增加硬件的开销。

    用于构建用于集成电路设计的时钟树的方法和装置

    公开(公告)号:CN102567557A

    公开(公告)日:2012-07-11

    申请号:CN201010612330.8

    申请日:2010-12-20

    CPC classification number: G06F17/5031 G06F2217/62

    Abstract: 公开了一种用于构建用于集成电路设计的时钟树的方法和装置,该方法包括:通过对经过布局的网表进行时序分析,提取出该网表中的时序器件之间的路径时延;以及根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树,使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化,其中,两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该对时序器件的时钟树级数正相关。

Patent Agency Ranking