公开(公告)号：CN116521611B

公开(公告)日：2024-12-13

申请号：CN202310441634.X

申请日：2023-04-23

Applicant: 哈尔滨理工大学

Inventor： 杨兵 ,  朱智彧 ,  刘成 ,  张文宇 ,  李潇 ,  罗小琴

IPC: G06F15/78 ,  G06F17/16

Abstract: 一种深度学习处理器的泛化架构设计方法，本发明涉及深度学习处理器的泛化架构设计方法。本发明的目的是为了解决现有深度学习处理器在智能IoT场景中不能兼容深度学习以外的其他计算密集的任务，导致芯片面积的增加、成本的增加、利用率的偏差、计算能效低的问题。过程为：架构包含任务解析的通用处理器与加速计算的深度学习加速器。当进行深度学习卷积计算任务时，通用处理器解析数据在片外的组织形式，将数据加载至片上缓存Buffer，由序列控制器按卷积顺序将数据加载至MAC阵列进行计算。当进行密集计算任务时，增加重排模块，基于最优的算子计算形式将Buffer数据重排至片上缓存Buffer2中，并将Buffer2数据传输至MAC阵列中进行计算。本发明用于深度学习处理器领域。

公开(公告)号：CN116521611A

公开(公告)日：2023-08-01

申请号：CN202310441634.X

申请日：2023-04-23

Applicant: 哈尔滨理工大学

Inventor： 杨兵 ,  朱智彧 ,  刘成 ,  张文宇 ,  李潇 ,  罗小琴

IPC: G06F15/78 ,  G06F17/16

Abstract: 一种深度学习处理器的泛化架构设计方法，本发明涉及深度学习处理器的泛化架构设计方法。本发明的目的是为了解决现有深度学习处理器在智能IoT场景中不能兼容深度学习以外的其他计算密集的任务，导致芯片面积的增加、成本的增加、利用率的偏差、计算能效低的问题。过程为：架构包含任务解析的通用处理器与加速计算的深度学习加速器。当进行深度学习卷积计算任务时，通用处理器解析数据在片外的组织形式，将数据加载至片上缓存Buffer，由序列控制器按卷积顺序将数据加载至MAC阵列进行计算。当进行密集计算任务时，增加重排模块，基于最优的算子计算形式将Buffer数据重排至片上缓存Buffer2中，并将Buffer2数据传输至MAC阵列中进行计算。本发明用于深度学习处理器领域。