-
公开(公告)号：CN118963703A
公开(公告)日：2024-11-15
申请号：CN202410972259.6
申请日：2024-07-19
Applicant: 哈尔滨工程大学
Abstract: 本发明是一种用于格密码芯片的高性能多项式乘法硬件加速架构。本发明涉及加密计算技术领域，本发明设计了轻量化的多项式硬件加速架构，可以支持多项式乘法中不同基数下的NTT、INTT、点乘等运算，核心单元为由4组小型蝶形结构构成的轻量化蝶形单元，并针对多项式乘法中的各种运算，设计了不同模式下的调度方式。最后，根据本发明设计出的多项式乘法模块，提出了一种对应的无冲突内存映射方案和数据存储方案，该方案简化了存储数据的读写控制，解决了多项式运算过程中大量数据交互造成的地址转换过于复杂及数据互相冲突问题。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
