公开(公告)号：CN101938643A

公开(公告)日：2011-01-05

申请号：CN200910108168.3

申请日：2009-07-03

Applicant: 哈尔滨工业大学深圳研究生院

Inventor： 王明江 ,  颜琥 ,  张爱平 ,  王超 ,  魏志强

IPC: H04N7/26 ,  H04N7/50

Abstract: 在H.264/AVC视频编码系统中，帧内16×16预测是一种重要的减少空间相关信息的模式。帧内预测16×16模式共需要计算四种模式，包括垂直预测、水平预测、DC预测、PLANE预测。帧内预测模块需要大量运算，如果串行计算，将消耗大量时钟周期。对于高清以上视频编码系统，采用大容量FPGA或ASIC方式，利用硬件并行结构实现H.264/AVC视频编码系统是克服计算瓶颈的一个很好选择。本发明采用并行体系结构完成帧内16×16预测，针对每种预测模式，采用多个Wallace阵列结构并行实现，可达到较高性能。

公开(公告)号：CN101938644A

公开(公告)日：2011-01-05

申请号：CN200910108169.8

申请日：2009-07-03

Applicant: 哈尔滨工业大学深圳研究生院

Inventor： 王明江 ,  颜琥 ,  张爱平 ,  魏志强 ,  王超

IPC: H04N7/26 ,  H04N7/50

Abstract: 在H.264/AVC视频编码系统中，运动估计是一种重要的减少时间相关信息的技术。运动估计包括整数运动估计部分和小数运动估计部分。其中1/2像素运动估计插值及存储部分需要大量运算。采用FPGA或ASIC方式实现视频编码，可以利用并行体系结构完成此部分运动估计。本发明提出了一种硬件并行实现方法，插值时采用九个滤波结构并行计算，并在内部缓存插值中间数据，提高了计算效率。