公开(公告)号：CN101945267A

公开(公告)日：2011-01-12

申请号：CN200910108173.4

申请日：2009-07-03

Applicant: 哈尔滨工业大学深圳研究生院

Inventor： 王明江 ,  张爱平 ,  颜琥 ,  刘辉

IPC: H04N7/26 ,  H04N7/30

Abstract: 在H.264、AVS视频编码系统中，整数变换所有的运算都是采用整数算法，没有精度的损失且变换的核心部分不需要乘法运算，只需要采用加法和移位，易于应用硬件构架实现。整数变换计算是H.264、AVS等视频编码技术中的关键部分。而Hadamard变换是实现整数变换计算的核心。目前Hadamard变换通用做法是通过两个一维变换完成。本发明设计了一个并行硬件架构，直接实现Hadamard二维变换，在并行结构中充分利用Hadamard两维变换过程的各类规律，实现了中间结果、电路资源等共享。

公开(公告)号：CN101938645A

公开(公告)日：2011-01-05

申请号：CN200910108171.5

申请日：2009-07-03

Applicant: 哈尔滨工业大学深圳研究生院

Inventor： 王明江 ,  张爱平 ,  颜琥 ,  刘辉

IPC: H04N7/26 ,  H04N7/50

Abstract: 在H.264/AVC视频编码系统中，帧内4×4预测是一种重要的减少空间相关信息的模式。帧内预测4×4模式共需要计算九种模式，包括垂直预测、水平预测、DC预测、左下对角预测、右下对角预测、垂直右下角预测、水平斜下角预测、垂直左下角预测和水平斜上角预测。帧内预测模块需要大量运算，如果串行计算，将消耗大量时钟周期。对于高清以上视频编码系统，采用大容量FPGA或ASIC方式，利用硬件并行结构实现H.264/AVC视频编码系统是克服计算瓶颈的一个很好选择。本发明采用并行体系结构完成帧内4×4预测，针对每种预测模式，采用多个Wallace阵列结构并行实现，可达到较高性能。