公开(公告)号：CN116612189A

公开(公告)日：2023-08-18

申请号：CN202310522201.7

申请日：2023-05-09

Applicant: 合肥中科君达视界技术股份有限公司

Inventor： 张利 ,  钱昱丞 ,  吕盼稂 ,  苗小冬 ,  卢小银

IPC: G06T7/73 ,  G01B11/25 ,  G06T7/11 ,  G06T7/60

Abstract: 本发明公开了一种抗反射激光条纹中心线提取方法及设备、FPGA，方法包括以下步骤：步骤1、获取激光条纹在图像中所占据区域的最大像素宽度；步骤2、基于最大像素宽度、激光条纹所占据区域中每个像素点的像素值，确定若干特征像素点；步骤3、基于特征像素点确定备选区域；步骤4、基于备选区域的能量强度对备选区域进行筛选，由激光条纹所占据区域的各个像素列保留的备选区域组成激光线区域；步骤5、对激光线区域定位得到激光条纹中心线；设备及FPGA均可实现抗反射激光条纹中心线提取方法。本发明根可提高激光条纹中心线识别准确性。

公开(公告)号：CN119917452A

公开(公告)日：2025-05-02

申请号：CN202510407817.9

申请日：2025-04-02

Applicant: 安徽大学 ,  合肥中科君达视界技术股份有限公司

Inventor： 彭春雨 ,  王志强 ,  龚枭博 ,  刘浩 ,  孟康 ,  潘洋 ,  张利 ,  张怡

IPC: G06F15/78 ,  G06F7/523

Abstract: 本发明公开了一种多比特存内计算阵列结构及电子设备。该结构包括呈矩形排布的多个压控延时电路。每个压控延时电路具有输入端、输出端、压控端以及至少一个控制端。当控制端信号为0时，参考信号通过对应的输入端和输出端产生延时一。当控制端信号为1时，参考信号通过对应的输入端和输出端产生延时二。延时二为所述延时一与延迟调整量之和，延迟调整量与对应的压控端信号呈线性正相关。存内计算阵列结构通过多列压控延时电路以行形式组合产生的延迟调整量表征多个比特输入值和多个比特权重值的乘累加计算结果。本发明实现了多比特输入和多比特权重的乘累加存内计算，可以提供较大的系统级推理精度和效率。