-
公开(公告)号：CN105182631B
公开(公告)日：2018-06-19
申请号：CN201510440058.2
申请日：2015-07-24
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1343
CPC分类号： G02F1/133707 , G02F1/134309 , G02F1/13624 , G02F1/136286 , G02F1/1368 , G02F2001/134345
摘要： 本发明公开一种像素结构及具有此像素结构的像素阵列，该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接，其中主像素电极具有多个主像素狭缝，且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来，且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝，且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝，其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外，包括上述像素结构的像素阵列也被提出。
-
公开(公告)号：CN106157918A
公开(公告)日：2016-11-23
申请号：CN201610803579.4
申请日：2016-09-06
申请人： 友达光电股份有限公司
IPC分类号： G09G3/36
CPC分类号： G09G3/3648 , G09G3/3607
摘要： 本发明提供了一种驱动显示面板的方法及显示面板，其中，该显示面板包含多个用以显示一颜色的像素，且该多个像素包含一第一组像素、一第二组像素、一第三组像素。该方法包含当控制该多个像素显示一第一数据时，对该第一组像素提供一第一电压，对该第二组像素提供一第二电压，及对该第三组像素提供一第三电压，及当控制该多个像素显示一第二数据时，对该第一组像素及该第二组像素提供一第四电压，及对该第三组像素提供一第五电压。该第一数据小于一第一门槛值，该第二数据大于该第一门槛值。该第一电压高于该第二电压及该第三电压，该第四电压高于该第五电压。
-
公开(公告)号：CN105957492A
公开(公告)日：2016-09-21
申请号：CN201610556808.7
申请日：2016-07-15
申请人： 友达光电股份有限公司
IPC分类号： G09G3/36
CPC分类号： G09G3/3607 , G09G3/3614 , G09G3/3648 , G09G3/3677 , G09G3/3688 , G09G2300/0447 , G09G2300/0452 , G09G2310/08 , G09G2320/0209 , G09G2320/0673
摘要： 本发明公开了一种显示面板，包含像素阵列、栅极驱动电路及数据驱动电路。像素阵列包含多个像素区块、多条栅极线及多条数据线。栅极驱动电路电性耦接于这些栅极线，用以驱动像素阵列中的子像素。数据驱动电路电性耦接于这些数据线，用以对像素阵列中的子像素提供数据信号。每一个像素区块的这些子像素包含数量相等的多个第一子像素及多个第二子像素。这些第一子像素的亮度值均大于这些第二子像素的亮度值。数据驱动电路利用极化序列，改变像素阵列中每一个子像素的极性。
-
公开(公告)号：CN105761659A
公开(公告)日：2016-07-13
申请号：CN201610320845.8
申请日：2016-05-13
申请人： 友达光电股份有限公司
IPC分类号： G09G3/20
摘要： 本发明公开了一种显示装置，包含多条数据线、多条扫描线以及一像素阵列。像素阵列电性耦接该些数据线与该些扫描线。电性耦接同一条扫描线的子像素颜色相同。像素阵列包含多个第一色子像素列、多个第二色子像素列以及多个第三色子像素列。相应于同一数据线的第三色子像素中包含一第一子像素与一第二子像素。第一子像素与第二子像素的极性为相异。配置于第一子像素与第二子像素之间的子像素的极性为相同。
-
公开(公告)号：CN105116603B
公开(公告)日：2019-03-12
申请号：CN201510610997.7
申请日：2015-09-23
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1335 , G02F1/1343
摘要： 一种像素结构，其包括多个阵列排列的子像素。各子像素分别包括主动元件以及与主动元件电性连接的像素电极。各像素电极分别定义出错向区以及多个被错向区所分隔的显示域，其中仅部分子像素进一步包括对应于错向区设置的遮光图案。
-
公开(公告)号：CN106157918B
公开(公告)日：2018-11-02
申请号：CN201610803579.4
申请日：2016-09-06
申请人： 友达光电股份有限公司
IPC分类号： G09G3/36
摘要： 本发明提供了一种驱动显示面板的方法及显示面板，其中，该显示面板包含多个用以显示一颜色的像素，且该多个像素包含一第一组像素、一第二组像素、一第三组像素。该方法包含当控制该多个像素显示一第一数据时，对该第一组像素提供一第一电压，对该第二组像素提供一第二电压，及对该第三组像素提供一第三电压，及当控制该多个像素显示一第二数据时，对该第一组像素及该第二组像素提供一第四电压，及对该第三组像素提供一第五电压。该第一数据小于一第一门槛值，该第二数据大于该第一门槛值。该第一电压高于该第二电压及该第三电压，该第四电压高于该第五电压。
-
公开(公告)号：CN106932978A
公开(公告)日：2017-07-07
申请号：CN201710341855.4
申请日：2015-03-04
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1343
CPC分类号： G02F1/13624 , G02F1/133707 , G02F2001/134345 , G02F1/134309 , G02F2201/123 , G02F2201/52
摘要： 本发明公开了一种像素结构，其包括多个阵列排列的子像素，各子像素分别包括主动元件以及与主动元件电性连接的像素电极，各像素电极分别具有多个条状图案，且至少其中一个子像素中的至少部分条状图案的排列间隔大于其余子像素中的条状图案的排列间隔。
-
公开(公告)号：CN105957492B
公开(公告)日：2018-11-06
申请号：CN201610556808.7
申请日：2016-07-15
申请人： 友达光电股份有限公司
IPC分类号： G09G3/36
摘要： 本发明公开了一种显示面板，包含像素阵列、栅极驱动电路及数据驱动电路。像素阵列包含多个像素区块、多条栅极线及多条数据线。栅极驱动电路电性耦接于这些栅极线，用以驱动像素阵列中的子像素。数据驱动电路电性耦接于这些数据线，用以对像素阵列中的子像素提供数据信号。每一个像素区块的这些子像素包含数量相等的多个第一子像素及多个第二子像素。这些第一子像素的亮度值均大于这些第二子像素的亮度值。数据驱动电路利用极化序列，改变像素阵列中每一个子像素的极性。
-
公开(公告)号：CN104614903B
公开(公告)日：2017-09-15
申请号：CN201510096075.9
申请日：2015-03-04
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1343 , G02F1/13
CPC分类号： G02F1/13624 , G02F1/133707 , G02F2001/134345
摘要： 一种像素结构，其包括多个阵列排列的子像素，各子像素分别包括主动元件以及与主动元件电性连接的像素电极，各像素电极分别具有多个条状图案，且至少其中一个子像素中的至少部分条状图案的排列间隔大于其余子像素中的条状图案的排列间隔。
-
公开(公告)号：CN105761659B
公开(公告)日：2019-11-26
申请号：CN201610320845.8
申请日：2016-05-13
申请人： 友达光电股份有限公司
IPC分类号： G09G3/20
摘要： 本发明公开了一种显示装置，包含多条数据线、多条扫描线以及一像素阵列。像素阵列电性耦接该些数据线与该些扫描线。电性耦接同一条扫描线的子像素颜色相同。像素阵列包含多个第一色子像素行、多个第二色子像素行以及多个第三色子像素行。相应于同一数据线的第三色子像素中包含一第一子像素与一第二子像素。第一子像素与第二子像素的极性为相异。配置于第一子像素与第二子像素之间的子像素的极性为相同。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.026 秒)
