-
公开(公告)号：CN106709154A
公开(公告)日：2017-05-24
申请号：CN201611079787.0
申请日：2016-11-30
Applicant: 厦门理工学院
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路工程修改时减少改动层数的方法，该方法在集成电路设计时引入硬模块单元，在硬模块单元中布置若干缺省值修改单元，每个缺省值修改单元的输出任意位都可以独立设定为‘0’或‘1’，因此对于任意寄存器的缺省值或者模拟模块的参数都可以调用该硬模块单元，缺省值修改单元的布线都位于同一金属层上，在进行ECO时只需要修改一层通孔层或者一层金属层，可以大幅减少重新制版的成本，并且可以减少代工厂修改掩膜的时间，提高工程修改的效率。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
