公开(公告)号：CN113745333A

公开(公告)日：2021-12-03

申请号：CN202111021113.6

申请日：2021-09-01

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩 ,  张保平

IPC: H01L29/778 ,  H01L29/36 ,  H01L21/34

Abstract: 本发明公开一种含δ掺杂势垒层的常关型氧化镓基MIS‑HEMT器件及其制备方法，其中器件包括衬底和层叠设置在衬底一端面上的缓冲层，其还包括：沟道层、间隔层、δ掺杂层、势垒层、源电极、漏电极、介质层和栅电极；其中，所述δ掺杂层设置在间隔层远离沟道层的端面上，用于避免产生平行导电沟道。本发明采用δ掺杂势垒层结构来代替对整层进行均匀掺杂的势垒层结构，可以避免产生平行导电通道，并克服由其带来的器件跨导和击穿电压降低，射频特性功能下降和开关特性变差等不足。可以减弱陷阱效应，增大沟道中的2DEG浓度，以及提高器件的击穿电压和可靠性。本发明用于实现器件常关操作所采用的凹槽栅刻蚀技术具备工艺成熟、成本低、均匀性和重复性好等优势。

公开(公告)号：CN113745333B

公开(公告)日：2024-10-01

申请号：CN202111021113.6

申请日：2021-09-01

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩 ,  张保平

IPC: H01L29/778 ,  H01L29/36 ,  H01L21/34

Abstract: 本发明公开一种含δ掺杂势垒层的常关型氧化镓基MIS‑HEMT器件及其制备方法，其中器件包括衬底和层叠设置在衬底一端面上的缓冲层，其还包括：沟道层、间隔层、δ掺杂层、势垒层、源电极、漏电极、介质层和栅电极；其中，所述δ掺杂层设置在间隔层远离沟道层的端面上，用于避免产生平行导电沟道。本发明采用δ掺杂势垒层结构来代替对整层进行均匀掺杂的势垒层结构，可以避免产生平行导电通道，并克服由其带来的器件跨导和击穿电压降低，射频特性功能下降和开关特性变差等不足。可以减弱陷阱效应，增大沟道中的2DEG浓度，以及提高器件的击穿电压和可靠性。本发明用于实现器件常关操作所采用的凹槽栅刻蚀技术具备工艺成熟、成本低、均匀性和重复性好等优势。

公开(公告)号：CN113363319B

公开(公告)日：2022-09-13

申请号：CN202110493226.X

申请日：2021-05-07

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩 ,  张明昆

IPC: H01L29/778 ,  H01L29/06

Abstract: 本发明公开了一种常关型氧化镓基MIS‑HFET器件，属于半导体器件技术领域，其包括依序层叠设置的衬底、缓冲层和沟道层，还包括：设置在沟道层上端面两侧的第一盖帽层和第二盖帽层；第一盖帽层和第二盖帽层之间的沟道层上设置有势垒层；第一盖帽层和第二盖帽层上分别设置有源电极和漏电极；势垒层、源电极和漏电极上跨设有介质层，介质层边缘向下延伸，将势垒层、源电极、漏电极、第一盖帽层、第二盖帽层和沟道层包覆其中，源电极和漏电极的上端穿出介质层；介质层还连接有栅电极；本方案采用刻蚀势垒方式形成器件结构，其简单高效地实现器件的常关操作且工艺可控，本方案还通过引入介质层，降低了器件的栅极泄漏电流，提高了栅极击穿电压和器件的可靠性。

公开(公告)号：CN113363319A

公开(公告)日：2021-09-07

申请号：CN202110493226.X

申请日：2021-05-07

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩 ,  张明昆

IPC: H01L29/778 ,  H01L29/06

Abstract: 本发明公开了一种常关型氧化镓基MIS‑HFET器件，属于半导体器件技术领域，其包括依序层叠设置的衬底、缓冲层和沟道层，还包括：设置在沟道层上端面两侧的第一盖帽层和第二盖帽层；第一盖帽层和第二盖帽层之间的沟道层上设置有势垒层；第一盖帽层和第二盖帽层上分别设置有源电极和漏电极；势垒层、源电极和漏电极上跨设有介质层，介质层边缘向下延伸，将势垒层、源电极、漏电极、第一盖帽层、第二盖帽层和沟道层包覆其中，源电极和漏电极的上端穿出介质层；介质层还连接有栅电极；本方案采用刻蚀势垒方式形成器件结构，其简单高效地实现器件的常关操作且工艺可控，本方案还通过引入介质层，降低了器件的栅极泄漏电流，提高了栅极击穿电压和器件的可靠性。

公开(公告)号：CN113725297B

公开(公告)日：2024-10-01

申请号：CN202110974627.7

申请日：2021-08-24

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/34

Abstract: 本发明公开了一种具有盖帽层的常开型氧化镓基HFET器件及其制备方法，属于半导体器件技术领域；器件结构依次包括：衬底；位于衬底上方的非故意掺杂(UID)β‑Ga2O3缓冲层；位于缓冲层上方的两侧被刻蚀的非故意掺杂(UID)β‑Ga2O3台面状沟道层；位于台面状沟道层左上方的源电极，中间上方的本征β‑(AlGa)2O3间隔层，以及右上方的漏电极；位于间隔层上方的n型掺杂β‑(AlGa)2O3势垒层；位于势垒层上方的β‑Ga2O3盖帽层和钝化层，以及位于盖帽层上方的栅电极。本发明提供的HFET器件结构在栅电极和势垒层之间生长了一层盖帽层，有效地减小了栅极的泄露电流，提高了器件的击穿电压和可靠性；此外，本发明采用钝化层以改善器件内部的电场分布，进一步提高了器件的击穿电压。

公开(公告)号：CN113725297A

公开(公告)日：2021-11-30

申请号：CN202110974627.7

申请日：2021-08-24

Applicant: 厦门大学

Inventor： 杨伟锋 ,  帅浩

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/34

Abstract: 本发明公开了一种具有盖帽层的常开型氧化镓基HFET器件及其制备方法，属于半导体器件技术领域；器件结构依次包括：衬底；位于衬底上方的非故意掺杂(UID)β‑Ga2O3缓冲层；位于缓冲层上方的两侧被刻蚀的非故意掺杂(UID)β‑Ga2O3台面状沟道层；位于台面状沟道层左上方的源电极，中间上方的本征β‑(AlGa)2O3间隔层，以及右上方的漏电极；位于间隔层上方的n型掺杂β‑(AlGa)2O3势垒层；位于势垒层上方的β‑Ga2O3盖帽层和钝化层，以及位于盖帽层上方的栅电极。本发明提供的HFET器件结构在栅电极和势垒层之间生长了一层盖帽层，有效地减小了栅极的泄露电流，提高了器件的击穿电压和可靠性；此外，本发明采用钝化层以改善器件内部的电场分布，进一步提高了器件的击穿电压。