公开(公告)号：CN114707647B

公开(公告)日：2023-10-24

申请号：CN202210227427.X

申请日：2022-03-08

Applicant: 南方科技大学

Inventor： 周浩翔 ,  刘定邦 ,  刘俊 ,  吴秋平 ,  韩宇亮 ,  罗少波 ,  毛伟 ,  余浩

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本发明公开了适用于多精度神经网络的精度无损存算一体装置及方法，所述方法包括：获取多精度神经网络的输入数据，并将所述输入数据按位拆分后进行数模转换，得到若干模拟信号；基于选择器和处理元件，将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据。本发明实施例通过多精度神经网络的输入数据与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，使得多精度神经网络的存算一体支持混合精度的神经网络计算，避免精度损失从而提升计算准确性，并且对比传统片上系统架构可以大幅度地提高计算能效。

公开(公告)号：CN119030544A

公开(公告)日：2024-11-26

申请号：CN202411138719.1

申请日：2024-08-19

Applicant: 南方科技大学

Inventor： 韩宇亮 ,  吴旭 ,  高源 ,  李毅

IPC: H03M1/12 ,  H03M1/46 ,  H03M1/00

Abstract: 本申请公开了一种自适应模数转换装置及纳米孔生物检测系统，应用于信号处理技术领域，用以解决现有技术中模数转换器在读取生物信号时存在功耗浪费和数据量冗余的问题。具体为：模数转换模块采集纳米孔传感器输入的生物检测信号并将其转换为数字信号；自适应控制模块检测生物模拟信号或生物数字信号，判断相邻两次检测的生物模拟信号或生物数字信号之间的信号差值是否大于预设阈值，若是，则输出第一采样信号至采样率调整模块，以使采样率调整模块控制模数转换模块进行高频采样；若否，则输出第二采样信号至采样率调整模块，以使采样率调整模块控制模数转换模块进行低频采样，从而有效减少功耗浪费，缩小冗余信号量。

公开(公告)号：CN113743600B

公开(公告)日：2022-11-11

申请号：CN202110988635.7

申请日：2021-08-26

Applicant: 南方科技大学

Inventor： 刘定邦 ,  周浩翔 ,  韩宇亮 ,  周俊卓 ,  黄耿斌 ,  满昌海 ,  申奥 ,  毛伟 ,  余浩

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明公开了一种适用于多精度神经网络的存算一体架构脉动阵列设计方法，包括：获取原始数字信号，将所述原始数字信号拆分成与所述原始数字信号的比特数数量相等的若干1比特数字信号；根据若干所述1比特数字信号生成若干输入模拟信号，其中，若干所述输入模拟信号分别对应不同的1比特数字信号；分别对若干所述输入模拟信号进行模数转换，得到若干目标数字信号；根据若干所述目标数字信号，生成与所述原始数字信号对应的卷积计算结果。本发明将原始数字信号拆分为多个1比特数字信号，可实现采用低比特的AD/DA模块构建存算一体架构，从而有效地解决了现有技术中存算一体架采用的是高比特AD/DA模块，导致存算一体架构功耗和面积开销较大的问题。

公开(公告)号：CN114707647A

公开(公告)日：2022-07-05

申请号：CN202210227427.X

申请日：2022-03-08

Applicant: 南方科技大学

Inventor： 周浩翔 ,  刘定邦 ,  刘俊 ,  吴秋平 ,  韩宇亮 ,  罗少波 ,  毛伟 ,  余浩

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明公开了适用于多精度神经网络的精度无损存算一体装置及方法，所述方法包括：获取多精度神经网络的输入数据，并将所述输入数据按位拆分后进行数模转换，得到若干模拟信号；基于选择器和处理元件，将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据。本发明实施例通过多精度神经网络的输入数据与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，使得多精度神经网络的存算一体支持混合精度的神经网络计算，避免精度损失从而提升计算准确性，并且对比传统片上系统架构可以大幅度地提高计算能效。

公开(公告)号：CN113743600A

公开(公告)日：2021-12-03

申请号：CN202110988635.7

申请日：2021-08-26

Applicant: 南方科技大学

Inventor： 刘定邦 ,  周浩翔 ,  韩宇亮 ,  周俊卓 ,  黄耿斌 ,  满昌海 ,  申奥 ,  毛伟 ,  余浩

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明公开了一种适用于多精度神经网络的存算一体架构脉动阵列设计方法，包括：获取原始数字信号，将所述原始数字信号拆分成与所述原始数字信号的比特数数量相等的若干1比特数字信号；根据若干所述1比特数字信号生成若干输入模拟信号，其中，若干所述输入模拟信号分别对应不同的1比特数字信号；分别对若干所述输入模拟信号进行模数转换，得到若干目标数字信号；根据若干所述目标数字信号，生成与所述原始数字信号对应的卷积计算结果。本发明将原始数字信号拆分为多个1比特数字信号，可实现采用低比特的AD/DA模块构建存算一体架构，从而有效地解决了现有技术中存算一体架采用的是高比特AD/DA模块，导致存算一体架构功耗和面积开销较大的问题。