公开(公告)号：CN108449603B

公开(公告)日：2019-11-22

申请号：CN201810239375.1

申请日：2018-03-22

Applicant: 南京邮电大学

Inventor： 胡栋 ,  韩峰 ,  谷涛

IPC: H04N19/44 ,  H04N19/436 ,  H04N19/176 ,  H04N19/70 ,  H04N19/42 ,  H04N19/82 ,  H04N19/86 ,  H04N19/96 ,  H04N19/124 ,  H04N19/117 ,  H04N19/13 ,  H04N19/91

Abstract: 本发明公开了基于多核平台多层次任务级与数据级并行的HEVC解码方法。本发明利用HEVC数据中的依赖性，以多核处理器为处理平台，同时结合HEVC标准，将整个HEVC解码器划分为5个任务模块，分别为码流读取模块、熵解码模块、像素重构模块、去方块滤波模块以及样点自适应补偿模块；针对不同的解码任务模块分别设计并行方法，同时在各模块间利用各CTU单元的依赖关系实现不同解码任务间基于CTU单元的流水线并行处理。引入数据冗余减少机制，只将部分参考像素点放到缓存空间中，避免过多的数据操作，对缓冲存储空间进行有效管理，提升解码效率。本发明方法采用的多核并行解码算法相比于串行解码，大大提高了解码的并行加速比，并保证了解码图像质量。

公开(公告)号：CN108540797A

公开(公告)日：2018-09-14

申请号：CN201810250015.1

申请日：2018-03-23

Applicant: 南京邮电大学

Inventor： 胡栋 ,  谷涛 ,  韩峰

IPC: H04N19/112 ,  H04N19/436 ,  H04N19/44

Abstract: 本发明公开了基于多核平台的HEVC帧内/帧间联合WPP编码方法，包括以下步骤：主线程首先完成线程池及任务池的初始化及创建一个HEVC编码器；HEVC编码器接受用户命令行参数；将每个线程绑到不同的核上；逐帧读入图像并加入帧级任务队列，判断帧级任务队列是否达到设定的最大值；主线程对帧级任务队列中的所有帧进行类型判定与依赖性分析，并开启CTU行级编码线程；帧内依赖关系满足时申请线程处理下一个CTU行，帧间依赖关系满足时调取线程处理后续帧的CTU行，当一帧图像编码完成后，主线程输出码流信息，并继续读入新的帧，直到所有帧全部编码完成后释放系统资源并销毁线程池和任务池。本发明有省时且并行编码效率高的优点。

公开(公告)号：CN108449603A

公开(公告)日：2018-08-24

申请号：CN201810239375.1

申请日：2018-03-22

Applicant: 南京邮电大学

Inventor： 胡栋 ,  韩峰 ,  谷涛

IPC: H04N19/44 ,  H04N19/436 ,  H04N19/176 ,  H04N19/70 ,  H04N19/42 ,  H04N19/82 ,  H04N19/86 ,  H04N19/96 ,  H04N19/124 ,  H04N19/117 ,  H04N19/13 ,  H04N19/91

Abstract: 本发明公开了基于多核平台多层次任务级与数据级并行的HEVC解码方法。本发明利用HEVC数据中的依赖性，以多核处理器为处理平台，同时结合HEVC标准，将整个HEVC解码器划分为5个任务模块，分别为码流读取模块、熵解码模块、像素重构模块、去方块滤波模块以及样点自适应补偿模块；针对不同的解码任务模块分别设计并行方法，同时在各模块间利用各CTU单元的依赖关系实现不同解码任务间基于CTU单元的流水线并行处理。引入数据冗余减少机制，只将部分参考像素点放到缓存空间中，避免过多的数据操作，对缓冲存储空间进行有效管理，提升解码效率。本发明方法采用的多核并行解码算法相比于串行解码，大大提高了解码的并行加速比，并保证了解码图像质量。