-
公开(公告)号：CN118301494A
公开(公告)日：2024-07-05
申请号：CN202410394772.1
申请日：2024-04-02
Applicant: 南京邮电大学
IPC: H04N25/778 , H04N25/779
Abstract: 本发明公开了一种多忆阻器阵列成像电路结构及使用方法，至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；每个忆阻成像单元包括光敏模块G、忆阻器m1、忆阻器m2和二极管VD；每个光敏模块G的输出端分别连接忆阻器m1和忆阻器m2，光敏模块G和忆阻器m1间连接有用于输出信号的二极管VD；每一列忆阻成像单元中所有忆阻器组{m2}共用一个输出通道地址选择模块的信号端；每一行忆阻成像单元的所有二极管组{VD}共用一个传输至信号放大模块AMP的输出端；所有光敏模块G共用信号输入端Va，所有忆阻器组{m1}另一端共用信号输入端Vb。本发明简化了成像的形成和控制过程。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
