一种∑‑△分数频率综合器用自动频率校准电路

    公开(公告)号:CN104038215B

    公开(公告)日:2017-06-09

    申请号:CN201410264289.8

    申请日:2014-06-13

    Abstract: 本发明公开了一种∑‑△分数频率综合器用自动频率校准电路,主要包含一个除2M分频器,一个受控计数器,一个比较器以及一个状态机。所述除2M分频器控制计数器、比较器和状态机的运作;控制着受控计数器的有效计数时长,为比较器和状态机提供采样或工作时钟,以及协调它们之间的时序关系。比较器用于对参考时钟fREF及反馈时钟fDIV进行频率比较。低电平时是粗校准阶段,高电平时是细校准阶段。在粗校准阶段,频率综合器锁相环回路断开,VCO的模拟控制端连接固定电平,在粗校准阶段,result信号为低电平,因而∑‑△小数调制器断开,降低了∑‑△小数调制器产生的小数分频比部分对反馈时钟fDIV的计数值产生的频率误差,而在细校准阶段,电路正常运作。

    一种∑-△分数频率综合器用自动频率校准电路

    公开(公告)号:CN104038215A

    公开(公告)日:2014-09-10

    申请号:CN201410264289.8

    申请日:2014-06-13

    Abstract: 本发明公开了一种∑-△分数频率综合器用自动频率校准电路,主要包含一个除2M分频器,一个受控计数器,一个比较器以及一个状态机。所述除2M分频器控制计数器、比较器和状态机的运作;控制着受控计数器的有效计数时长,为比较器和状态机提供采样或工作时钟,以及协调它们之间的时序关系。比较器用于对参考时钟fREF及反馈时钟fDIV进行频率比较。低电平时是粗校准阶段,高电平时是细校准阶段。在粗校准阶段,频率综合器锁相环回路断开,VCO的模拟控制端连接固定电平,在粗校准阶段,result信号为低电平,因而∑-△小数调制器断开,降低了∑-△小数调制器产生的小数分频比部分对反馈时钟fDIV的计数值产生的频率误差,而在细校准阶段,电路正常运作。

Patent Agency Ranking