公开(公告)号：CN103763085B

公开(公告)日：2016-08-17

申请号：CN201410023519.1

申请日：2014-01-17

Applicant: 南京信息职业技术学院

Inventor： 魏欣 ,  孙玥 ,  尹玉军 ,  陈国平 ,  陈凡

IPC: H04L5/00 ,  H04L7/00

Abstract: 本发明提供了一种多路数据高速采集合并方法及装置，采用FPGA控制器与多路一次设备相连，再将合并后的数据发送给二次设备，FPGA控制器内部设有光串口通信模块、数据同步处理模块和数据发送模块，光串口通信模块内部又包括线路空闲检测模块、光串口数据接收模块、串口数据缓存模块和数据整理模块，数据同步处理模块内部又包括时标及通道数据检测模块、线性插值运算模块和同步数据缓存模块。本发明能够有效实现一次设备和二次设备之间的数据同步，并且成本较低、可靠性强、实时性好，能够完全符合一次设备和二次设备之间的接口要求。

公开(公告)号：CN103763085A

公开(公告)日：2014-04-30

申请号：CN201410023519.1

申请日：2014-01-17

Applicant: 南京信息职业技术学院

Inventor： 魏欣 ,  孙玥 ,  尹玉军 ,  陈国平 ,  陈凡

IPC: H04L5/00 ,  H04L7/00

Abstract: 本发明提供了一种多路数据高速采集合并方法及装置，采用FPGA控制器与多路一次设备相连，再将合并后的数据发送给二次设备，FPGA控制器内部设有光串口通信模块、数据同步处理模块和数据发送模块，光串口通信模块内部又包括线路空闲检测模块、光串口数据接收模块、串口数据缓存模块和数据整理模块，数据同步处理模块内部又包括时标及通道数据检测模块、线性插值运算模块和同步数据缓存模块。本发明能够有效实现一次设备和二次设备之间的数据同步，并且成本较低、可靠性强、实时性好，能够完全符合一次设备和二次设备之间的接口要求。