公开(公告)号：CN104967428A

公开(公告)日：2015-10-07

申请号：CN201510450365.9

申请日：2015-07-28

Applicant: 南京信息工程大学

Inventor： 陈钟荣 ,  郭晓伟

IPC: H03H17/02

Abstract: 本发明公开了用于FPGA的高速高阶FIR滤波器的频域实现方法，该方法对利用频域处理卷积运算时，由于补零耗时造成的数据无法实时处理这一问题进行了改进，将原来利用一个FFT IP处理序列的常规方案改为利用两个FFT IP对输入的数据进行运算。两个FFT分别输出分段卷积数据，且后一个卷积与前一个卷积刚好相差N个时钟。因为分段卷积长度为2N，前N个数据与前一个分段卷积相加，后N个数据与后一个分段卷积相加。这样重叠相加时不需要多余延时便可得到卷积的结果，从而达到信号实时处理。因此，本发明提供的频域实现方法不仅能降低FPGA资源消耗，还能够消除现有技术中的补零延迟现象，提高了处理速度，能实现实时处理。

公开(公告)号：CN104967428B

公开(公告)日：2018-03-13

申请号：CN201510450365.9

申请日：2015-07-28

Applicant: 南京信息工程大学

Inventor： 陈钟荣 ,  郭晓伟

IPC: H03H17/02

Abstract: 本发明公开了用于FPGA的高速高阶FIR滤波器的频域实现方法，该方法对利用频域处理卷积运算时，由于补零耗时造成的数据无法实时处理这一问题进行了改进，将原来利用一个FFT IP处理序列的常规方案改为利用两个FFT IP对输入的数据进行运算。两个FFT分别输出分段卷积数据，且后一个卷积与前一个卷积刚好相差N个时钟。因为分段卷积长度为2N，前N个数据与前一个分段卷积相加，后N个数据与后一个分段卷积相加。这样重叠相加时不需要多余延时便可得到卷积的结果，从而达到信号实时处理。因此，本发明提供的频域实现方法不仅能降低FPGA资源消耗，还能够消除现有技术中的补零延迟现象，提高了处理速度，能实现实时处理。