公开(公告)号：CN117894894A

公开(公告)日：2024-04-16

申请号：CN202410141822.5

申请日：2024-02-01

Applicant: 南京信息工程大学

Inventor： 赵见国 ,  索博研 ,  徐儒 ,  常建华

IPC: H01L33/06 ,  H01L33/14 ,  H01L33/50 ,  H01L33/00

Abstract: 本发明公开了一种单芯片结构的白光LED及其制备方法，所述白光LED包括LED支架、固晶在LED支架上的LED芯片、覆盖于LED芯片的发光侧的荧光胶、填充于LED支架内部的塑封胶；所述LED芯片由外延片制成，外延片的结构从下至上依次包括：衬底、外延缓冲层、N型GaN层、复合多量子阱层、超晶格电子阻挡层和P型GaN层。通过特定的外延片制备LED芯片，搭配特定的荧光胶制备白光LED，实现白光LED的光谱更加接近标准光谱，并且减少白光LED在415‑455nm的危险蓝光区域的功率分布，改善白光LED的色参数、降低白光LED的蓝光危害，并且提高其光效，保证节能。

公开(公告)号：CN115360232A

公开(公告)日：2022-11-18

申请号：CN202211018417.1

申请日：2022-08-24

Applicant: 南京信息工程大学

Inventor： 赵见国 ,  索博研 ,  徐儒 ,  常建华

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/423 ,  H01L29/80 ,  H01L21/337

Abstract: 本发明公开了一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管及其制备方法，晶体管包括半导体Si衬底，半导体Si衬底上设有P型重掺杂半导体Ge的源区、N型重掺杂半导体Si的漏区和设于源区与漏区之间的STI氧化层；源区和漏区之间设有N型轻掺杂半导体Si的沟道区域和N型重掺杂半导体Si的Pocket区域，源区侧部设有嵌入到Pocket区域的半导体Ge凸起，嵌入的凸起形成Ge/Si异质结结构；沟道区域和Pocket区域之间设有异质栅电极，异质栅电极的侧部设有侧墙区，沟道区域和Pocket区域的表面设有栅介质层。本发明晶体管具有更高的开态电流、更陡峭的亚阈值摆幅斜率、更强的栅控能力、优秀的射频特性，同时能够抑制双极性电流，改善隧穿场效应晶体管亚阈值特性。