公开(公告)号：CN103546752B

公开(公告)日：2016-10-05

申请号：CN201310482288.6

申请日：2013-10-15

Applicant: 华南理工大学

Inventor： 徐向民 ,  陈晓仕 ,  吴岱玲 ,  黄帅凯

IPC: H04N19/15 ,  H04N19/122

Abstract: 本发明公开一种基于硬件并行架构的图像尺寸压缩遍历方法，包含以下步骤：图像存储完毕，地址产生模块一计算下一行地址，对应RAM中的图像数据读出到缓存区；同时地址产生模块二压缩列地址，对应缓冲区数据输出到第N行的输出缓存中，N在1至M+K中循环，直至完成一行的压缩操作；当第一次写满M行的输出缓存，地址产生模块三开始工作；压缩级不变时，地址产生模块三对从第N‑M行到第N‑1行这M行的输出缓存的数据进行输出操作，并从其输出缓存中读出数据，直到该数据长度为当前压缩级的对应行宽；压缩级变化时，地址产生模块三所对应的操作指针指向下K行；重复上述步骤至图像压缩遍历完成。本发明的方法，其占用资源少、运行速度快。

公开(公告)号：CN103546752A

公开(公告)日：2014-01-29

申请号：CN201310482288.6

申请日：2013-10-15

Applicant: 华南理工大学

Inventor： 徐向民 ,  陈晓仕 ,  吴岱玲 ,  黄帅凯

IPC: H04N19/15 ,  H04N19/122

Abstract: 本发明公开一种基于硬件并行架构的图像尺寸压缩遍历方法，包含以下步骤：图像存储完毕，地址产生模块一计算下一行地址，对应RAM中的图像数据读出到第二行/第一行的缓存区；同时地址产生模块二开始对第一行/第二行进行压缩列地址，对应缓冲区数据输出到第N行的输出缓存中，N在1至M+K中循环，直至完成一行的压缩操作；当第一次写满M行的输出缓存，地址产生模块三开始工作；压缩级不变时，地址产生模块三对从第N-M行到第N-1行这M行的输出缓存的数据进行输出操作，并从其输出缓存中读出数据，直到该数据长度为当前压缩级的对应行宽；压缩级变化时，地址产生模块三所对应的操作指针指向下K行；重复上述步骤至图像压缩遍历完成。本发明的方法，其占用资源少、运行速度快。

公开(公告)号：CN206224997U

公开(公告)日：2017-06-06

申请号：CN201621208369.2

申请日：2016-11-09

Applicant: 华南理工大学

Inventor： 黄帅凯 ,  徐向民 ,  姜小波 ,  晋建秀

IPC: G10L15/00 ,  G06F15/78

Abstract: 本实用新型公开了一种语音识别Soc芯片架构，包括：MCU内核、APB总线译码器、ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块、数据传输控制模块以及片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。本实用新型结合各模块优势，设计出适合语音识别算法芯片化的架构；具有低成本、高性能、易于语音算法移植、升级的优点。