-
公开(公告)号：CN115967760A
公开(公告)日：2023-04-14
申请号：CN202111186855.4
申请日：2021-10-12
Applicant: 华为技术有限公司
IPC: H04M1/02
Abstract: 本申请实施例提供一种磁体组装装置及磁体组装方法，该组装装置包括底座、分别设置在底座上的第一盖板和第二盖板，电子设备壳体可以设置在底座上，第一盖板和第二盖板分别压设在壳体上，第二盖板压设在壳体上设置有磁体的一端，并覆盖至少部分磁体。在第二盖板背向底座的一面上具有磁性件，磁性件与磁体相吸。需要磁体与壳体平面保持平齐时，第二盖板压设在壳体上，部分第二盖板与壳体的平面接触，在磁性件和磁体的磁吸力作用下，部分第二盖板与磁体接触，保证了磁体和壳体平面的平齐，从而准确的固定了磁体在z向上的高度，提升了磁体组装的精度，提高了电子设备的组装效率。
-
公开(公告)号：CN1747606A
公开(公告)日：2006-03-15
申请号：CN200410055392.8
申请日：2004-09-09
Applicant: 华为技术有限公司
Abstract: 本发明公开一种光传送网中的业务数据传输方法，包括：a、根据待传送的GE业务数据路数，确定与所述路数的GE业务数据总带宽适配的光信道净荷单元；b、将所述光信道净荷单元净荷域划分为对应路数的时隙等份；c、发送端将待传送的各路GE业务数据按照通用成帧规程协议封装成帧，然后根据所述时隙等份映射到所述光信道净荷单元，通过光传送网传送；d、接收端解析出各时隙等份的GE业务数据通用成帧规程协议帧，按照通用成帧规程协议解帧出各路GE业务数据。另外，本发明还公开了一种相应的业务数据传输装置。采用简单的时分复用机制，并利用通用成帧规程协议帧的汇聚能力，本发明较现有技术实现更简单，成本更低，带宽利用率更高。
-
公开(公告)号：CN1744470A
公开(公告)日：2006-03-08
申请号：CN200410073702.9
申请日：2004-09-02
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种光网络承载异步传输模式ATM业务的方法及装置，包括：设定光网络的虚级联配置方式；当发送ATM信元时，根据虚级联配置方式由本发明装置中虚级联处理模块控制映射模块将ATM信元映射到光网络进行传输；当接收ATM信元时，根据虚级联配置方式由本发明装置中的虚级联处理模块控制解映射模块从通信总线中获取ATM信元。利用本发明，可以丰富ATM over SDH/SONET中ATM信元装帧方式，实现物理层带宽的灵活分配，促进ATM业务的应用。
-
公开(公告)号：CN1691510A
公开(公告)日：2005-11-02
申请号：CN200410037356.9
申请日：2004-04-27
Applicant: 华为技术有限公司
IPC: H03L7/085
Abstract: 本发明公开了一种锁相环检测装置，包括用于判断锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差的第一失锁检测部件(6)和第一或门G7；所述第一失锁检测部件(6)进一步包括：第一循环移位寄存器U1、第二循环移位寄存器U2、多个与门；所述第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接所述第一或门G7的输入端，所述锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号，所述锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。由于采用上述部件使本发明的锁相环检测装置的成本低、能够检测短时失锁或者跳周。
-
公开(公告)号：CN117202547A
公开(公告)日：2023-12-08
申请号：CN202210603030.6
申请日：2022-05-30
Applicant: 华为技术有限公司
IPC: H05K5/02 , C04B35/10 , C04B35/48 , C04B35/56 , C04B35/565 , C04B35/58 , C04B35/583 , C04B35/584 , C04B35/622 , C04B35/80
Abstract: 本申请实施例提供的一种陶瓷结构件包括：第一微晶陶瓷层，第二微晶陶瓷层和在第一微晶陶瓷层和第二微晶陶瓷层之间的陶瓷层结构，第一微晶陶瓷层，陶瓷层结构和第二微晶陶瓷层连结成一体。由于陶瓷层结构的密度小于微晶陶瓷的密度。该陶瓷结构件比微晶陶瓷制件更轻，从而实现陶瓷结构件的轻量化。本申请还提供该陶瓷结构件的制备方法、壳体和电子设备。
-
Patent Agency Ranking
公开(公告)号：CN1455517A
公开(公告)日：2003-11-12
申请号：CN02116067.8
申请日：2002-05-01
Applicant: 华为技术有限公司
Abstract: 本发明公开一种求幂装置及包含该装置的纠错译码装置，所述求幂装置包括一个首零检测装置，以便根据有效指示信号对迭代后的多项式信号进行最高位长连零的检测，所述首零检测装置包括一个零比较器、至少两个延时寄存装置，其特征是：所述多项式信号和有效指示信号输入一个与门，并且增加了一个首零辨认逻辑装置，它可以根据输入信号生成并输出一个首零脉冲检测信号，该信号保证该与门的输出信号就是检测的结果信号。由于与门是一个并行的同层次逻辑，其得出的输出信号就与输入信号同步而不是晚一拍，与现有技术相比，一次迭代将节约一个时钟周期，多次迭代效果更加明显大大缩短了该装置的延时。
-
公开(公告)号：CN115623709A
公开(公告)日：2023-01-17
申请号：CN202110786424.5
申请日：2021-07-12
Applicant: 华为技术有限公司
IPC: H05K5/02 , B23K26/362 , B23K26/402
Abstract: 本申请涉及电子设备技术领域，提供了一种电子设备、分色结构件及其制备方法。所述电子设备至少包括TP装饰件和后盖，TP装饰件和后盖的至少一个为分色结构件，分色结构件包括结构件基材，以及结合在结构件基材上的涂层叠层，且涂层叠层至少包括设置在结构件基材不同区域表面的第一涂层叠层和第二涂层叠层，第一涂层叠层呈现第一颜色，第二涂层叠层呈现第二颜色或第二涂层叠层为透明叠层。本申请提供的电子设备，TP装饰件和后盖的至少一个为分色结构件。通过在电子设备的TP装饰件和/或后盖的不同区域设置呈现不同颜色的涂层叠层，实现TP装饰件和/或后盖的分色，使电子设备在外观上呈现视觉效果更好的颜色分布，提高电子设备的精致度要求。
-
公开(公告)号：CN1674477B
公开(公告)日：2010-08-04
申请号：CN200410030907.9
申请日：2004-03-26
Applicant: 华为技术有限公司
Inventor： 张洪涛
IPC: H04J3/02
Abstract: 本发明公开了一种实现时分复用电路位宽转换的装置，该装置包括：有限状态机组和复接多路复用器(MUX)，其中，有限状态机组包括至少一个与逻辑通道一一对应的有限状态机(FSM)，用于接收数据进行位宽转换，并输出本通道数据总线和复接选通信号；复接MUX，用于根据FSM输出的有效的复接选通信号，将经过FSM位宽转换的数据选通输出到输出数据总线上。本发明同时公开了一种实现时分复用电路位宽转换的方法，采用这种基于FSM实现时分复用电路位宽转换的装置和方法，可以大大减小设计面积，节约成本；耗费很少的逻辑资源，实现起来简单可靠；还可以减小电路处理时延，提高位宽转换的效率。
-
公开(公告)号：CN101621344A
公开(公告)日：2010-01-06
申请号：CN200810029113.9
申请日：2008-06-30
Applicant: 华为技术有限公司
Abstract: 本发明实施例公开了一种确定虚级联对齐越限方法，该方法包括以下步骤：确定虚级联组通道上所有复帧丢失和帧丢失消失，获得虚级联组中所有参与虚级联通道上的时间序列标识；将虚级联组中所有参与虚级联通道上的时间序列标识生成半环比较矩阵，并查找最超前时间序列标识和最滞后时间序列标识；根据查找的所述最超前时间序列标识和所述最滞后时间序列标识确定虚级联对齐越限。本发明实施例还公开了一种通信业务处理装置，通过本发明实施例提供的方法及装置，可以通过半环比较矩阵查找出最超前最滞后时间序列标识，并能准确、及时地确定对齐越限状态。
-
公开(公告)号：CN100346590C
公开(公告)日：2007-10-31
申请号：CN02108633.8
申请日：2002-04-04
Applicant: 华为技术有限公司
Abstract: 本发明公开数字通讯领域一种可减小FEC纠错编码芯片设计面积的误码图案生成电路及使用该电路的译码电路，根据输入的误码位置图案(error_add)计算并生成误码图案(error_ptn)，它包括错误值计算模块(55)、切换开关(501)、存储与输出电路；存储与输出电路包括上下两支对称电路及开关(52)，对称电路分别包括存储器组(54)；误码位置图案(error_add)直接顺序输入错误值计算模块(55)计算，所计算输出的值通过切换开关(501)被顺序写入存储器组(54)，存储器组(54)中的数据通过开关(52)顺序输出构成误码图案(error_ptn)。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.032 seconds)
