公开(公告)号：CN113574527A

公开(公告)日：2021-10-29

申请号：CN202080009768.9

申请日：2020-01-17

Applicant: 华为技术有限公司

Inventor： 马丁·伊奇莱维奇·德·奥利维拉 ,  何瑞森 ,  约瑟·纳尔逊·阿马拉尔 ,  愷婷·艾米·王 ,  高耀庆 ,  布莱恩·陈

IPC: G06F21/56

Abstract: 一种控制器(118)包括存储桶化逻辑(120)，所述存储桶化逻辑用于从主机处理器(102)接收存储桶化指示，并响应于所述存储桶化指示而将存储在存储设备的存储器中的数据分区到存储桶(121)中，其中所述存储桶(121)中的第一存储桶(404)包括共享第一共同特性的数据项目。所述存储桶化逻辑(120)用于将所述第一存储桶(404)的数据项目发送到所述主机处理器(102)以供所述主机处理器(102)使用用于所述第一存储桶的所述第一共同特性的第一代码模块进行处理。

公开(公告)号：CN117063154A

公开(公告)日：2023-11-14

申请号：CN202280012478.9

申请日：2022-02-24

Applicant: 华为技术有限公司

Inventor： 马齐亚尔·古达尔齐 ,  钱志钊 ,  芮泽·阿兹米 ,  碧丽·梦轩·蔡 ,  何瑞森

IPC: G06F9/30

Abstract: 提供了一种用于消除嵌套循环中具有流处理指令所造成的开销的方法和硬件系统。如果代码包括嵌套在外循环中的内循环，则编译器传输标识合格的嵌套流，并生成ISA特定指令，所述ISA特定指令用于将连接内循环流和外循环流的流信息传输到共同设计的预取器的硬件组件。所述硬件组件包括：能够解码和执行用于流连接信息传输机制的指令的前端，以及流引擎单元，所述流引擎单元具有：流配置表(stream configuration table，SCT)，所述流配置表具有用于允许从属流等待来自其主流的值的字段；流预取管理器，所述流预取管理器具有用于存储主流的当前元素的值的缓冲区，以及用于重新配置和迭代所述流的嵌套流控制单元。

公开(公告)号：CN118339536A

公开(公告)日：2024-07-12

申请号：CN202380014755.4

申请日：2023-01-04

Applicant: 华为技术有限公司

Inventor： 马齐亚尔·古达尔齐 ,  芮泽·阿兹米 ,  何瑞森 ,  钱志钊

IPC: G06F9/30

Abstract: 本发明提供了一种用于为CPU提供矢量流指令集架构扩展的方法和设备。一方面，提供了一种矢量流引擎单元，所述矢量流引擎单元包括：第一快速内存存储器，其中，所述第一快速内存存储器用于临时存储来自内存的矢量数据流的数据，以加载到矢量寄存器文件中；第二快速内存存储器，其中，所述第二快速内存存储器用于临时存储来自所述矢量寄存器文件的所述矢量数据流的所述数据，以加载到所述内存中；预取器，其中，所述预取器用于执行以下操作：将所述矢量数据流的所述数据从所述内存预取到所述第一快速存储器内存中，将所述矢量数据流的所述数据从所述矢量寄存器文件预取到所述第二快速存储器内存中；流配置表(stream configuration table，SCT)，其中，所述SCT存储用于从所述矢量数据流中预取数据的流信息。