-
Patent Agency Ranking
公开(公告)号：CN108063648A
公开(公告)日：2018-05-22
申请号：CN201711167251.9
申请日：2017-11-21
Applicant: 华中科技大学
CPC classification number: H04L1/0033 , H03M7/3059 , H04L1/0036
Abstract: 本发明公开了一种RCM编码矩阵的构造方法，包括构造准循环矩阵、矩阵消环以及权重分配三个步骤；本方法生成的RCM编码矩阵具有频谱效率高、编解码复杂度低、准循环结构特点，其频谱效率高于传统的AMC技术、且连续可调，级联LDPC码可以明显提高RCM的频谱效率，而且解码复杂度低，适用的信道变化范围广，发送端实现简单，具有较为广阔的应用前景。
-
公开(公告)号：CN106506135A
公开(公告)日：2017-03-15
申请号：CN201610908045.8
申请日：2016-10-18
Applicant: 华中科技大学
IPC: H04L7/00
CPC classification number: H04L7/0016
Abstract: 本发明公开了一种吉比特速率的全数字时域并行定时同步系统及方法，其系统包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；当通信系统的定时同步模块启动，并行插值滤波器对接收到的并行数字信号进行定时同步插值，其方法具体包括如下步骤，根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)；本发明提供的这种系统及方法，可实现多路并行数字信号的定时同步，降低吉比特速率的高速传输条件下数字定时同步系统对数字器件和芯片处理速度的要求。
-
公开(公告)号：CN108063648B
公开(公告)日：2021-02-12
申请号：CN201711167251.9
申请日：2017-11-21
Applicant: 华中科技大学
Abstract: 本发明公开了一种RCM编码矩阵的构造方法，包括构造准循环矩阵、矩阵消环以及权重分配三个步骤；本方法生成的RCM编码矩阵具有频谱效率高、编解码复杂度低、准循环结构特点，其频谱效率高于传统的AMC技术、且连续可调，级联LDPC码可以明显提高RCM的频谱效率，而且解码复杂度低，适用的信道变化范围广，发送端实现简单，具有较为广阔的应用前景。
-
公开(公告)号：CN108988988B
公开(公告)日：2020-05-19
申请号：CN201810698704.9
申请日：2018-06-29
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于准循环矩阵两级查找表的RCM编码器和编码方法，属于传输速率自适应编码技术领域。本发明RCM编码器包括准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表，通过第一级查找表查找编码矩阵，通过第二级查找表查找编码符号。同时，本发明还实现了一种基于准循环矩阵两级查找表的RCM编码方法。本发明技术方案极大地降低编码器电路的实现复杂度，采用多级寄存器实现流水线的工作方式，每级电路的复杂度也得到大幅度降低，从而每个RCM符号的编码只需要一个时钟周期即可完成，其编码速率可达到系统时钟速率，满足高速编码的要求。
-
公开(公告)号：CN108988988A
公开(公告)日：2018-12-11
申请号：CN201810698704.9
申请日：2018-06-29
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于准循环矩阵两级查找表的RCM编码器和编码方法，属于传输速率自适应编码技术领域。本发明RCM编码器包括准循环矩阵G、第一级查找表、多个模加器、多个选择器、拼接器和第二级查找表，通过第一级查找表查找编码矩阵，通过第二级查找表查找编码符号。同时，本发明还实现了一种基于准循环矩阵两级查找表的RCM编码方法。本发明技术方案极大地降低编码器电路的实现复杂度，采用多级寄存器实现流水线的工作方式，每级电路的复杂度也得到大幅度降低，从而每个RCM符号的编码只需要一个时钟周期即可完成，其编码速率可达到系统时钟速率，满足高速编码的要求。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
