-
公开(公告)号：CN102946297A
公开(公告)日：2013-02-27
申请号：CN201210446605.4
申请日：2012-11-10
Applicant: 华中科技大学
IPC: H04L1/00
CPC classification number: H04L1/0061 , H03M13/09 , H03M13/616
Abstract: 本发明公开了一种用于数据传输差错控制的嵌套CRC码生成方法，包括：对待计算数据进行分段，根据数据类型为各数据段分配所需CRC码计算通道，各计算通道进行CRC码计算，对计算得到的各CRC子码进行排序。根据实际需要，排序后的CRC子码可直接送入最终的CRC码计算通道，也可作为新的待计算数据，多次重复上述CRC子码计算再送入最终的CRC码计算通道生成嵌套CRC码。本发明还公开了一种嵌套CRC码生成装置，包括数据分段模块、计算通道选择模块、多通道CRC码计算模块、数据排序模块、寄存器、计数器、数据分配器、单通道CRC码计算模块。本发明的装置计算速度快，灵活性好，并且采用本发明的方法，因此所需存储容量小、纠错能力强，适用的范围广。
-
公开(公告)号：CN103885840B
公开(公告)日：2017-02-01
申请号：CN201410138005.0
申请日：2014-04-04
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于AXI4总线的FCoE协议加速引擎IP核，包括发送模块和接收模块，其中发送模块包括发送帧封装单元、发送描述符与寄存器管理单元、发送帧FIFO单元、发送队列选择单元、发送buffer单元和发送AXI4总线单元；接收模块包括接收FCoE帧解封装单元、接收描述符与寄存器管理单元、接收帧FIFO单元、接收队列选择单元、接收buffer单元和接收AXI4总线单元。该IP核建立在AXI4总线基础之上，专门针对以太网光纤通道领域以硬件处理FCoE帧加速协议处理的需要，由FCoE网络适配器CPU进行控制，采用全双工工作模式，实时高效，数据吞吐量大，传输速率高。
-
公开(公告)号：CN102946297B
公开(公告)日：2015-06-17
申请号：CN201210446605.4
申请日：2012-11-10
Applicant: 华中科技大学
IPC: H04L1/00
CPC classification number: H04L1/0061 , H03M13/09 , H03M13/616
Abstract: 本发明公开了一种用于数据传输差错控制的嵌套CRC码生成方法，包括：对待计算数据进行分段，根据数据类型为各数据段分配所需CRC码计算通道，各计算通道进行CRC码计算，对计算得到的各CRC子码进行排序。根据实际需要，排序后的CRC子码可直接送入最终的CRC码计算通道，也可作为新的待计算数据，多次重复上述CRC子码计算再送入最终的CRC码计算通道生成嵌套CRC码。本发明还公开了一种嵌套CRC码生成装置，包括数据分段模块、计算通道选择模块、多通道CRC码计算模块、数据排序模块、寄存器、计数器、数据分配器、单通道CRC码计算模块。本发明的装置计算速度快，灵活性好，并且采用本发明的方法，因此所需存储容量小、纠错能力强，适用的范围广。
-
公开(公告)号：CN103885840A
公开(公告)日：2014-06-25
申请号：CN201410138005.0
申请日：2014-04-04
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于AXI4总线的FCoE协议加速引擎IP核，包括发送模块和接收模块，其中发送模块包括发送帧封装单元、发送描述符与寄存器管理单元、发送帧FIFO单元、发送队列选择单元、发送buffer单元和发送AXI4总线单元；接收模块包括接收FCoE帧解封装单元、接收描述符与寄存器管理单元、接收帧FIFO单元、接收队列选择单元、接收buffer单元和接收AXI4总线单元。该IP核建立在AXI4总线基础之上，专门针对以太网光纤通道领域以硬件处理FCoE帧加速协议处理的需要，由FCoE网络适配器CPU进行控制，采用全双工工作模式，实时高效，数据吞吐量大，传输速率高。
-
-
-
Search Results
4
records
(took 0.03 seconds)
