公开(公告)号：CN103345445A

公开(公告)日：2013-10-09

申请号：CN201310275412.1

申请日：2013-07-02

Applicant: 华中科技大学

Inventor： 黄威 ,  宋丹丹 ,  廖望 ,  刘恺 ,  张亮 ,  邓承诺 ,  陈攀 ,  戴葵

IPC: G06F11/36

Abstract: 本发明涉及一种基于控制流检测的抗错误注入攻击的安全芯片设计方法，包括步骤一、编译支持安全芯片的标准汇编文件；步骤二、利用词法分析，对标准汇编文件进行划分，划分为基本块：步骤三、生成基本块签名值，形成带有控制流检测指令的汇编文件；步骤四、将汇编文件翻译成目标文件，并生成基本块校验值和插入基本块校验指令；步骤五、将目标文件和数据库文件链接生成可执行文件并在硬件上执行。本发明能有效检测到基本块之间、基本块内部的跳转错误和指令序列的非跳转性错误；还对新增控制流检测指令具有自校验功能，并且采用软硬件结合的方式，实施简单，冗余代码开销低。

公开(公告)号：CN103345594A

公开(公告)日：2013-10-09

申请号：CN201310273195.2

申请日：2013-07-02

Applicant: 华中科技大学

Inventor： 白创 ,  万美琳 ,  喻祖华 ,  马硝霞 ,  李聪 ,  韩爽 ,  鞠豪 ,  戴葵

IPC: G06F21/00

Abstract: 本发明涉及一种基于Thyristor的PUF电路单元，包括第一传输门TG1，第一反向器INV1、第一延迟单元D1、第一Thyristor单元T1和第二Thyristor单元T2，PUF电路单元的输入端CLK通过第一传输门TG1分别同第一Thyristor单元T1和第二Thyristor单元T2的Penable端相连，输入端CLK通过第一反向器INV1分别同第一Thyristor单元T1和第二Thyristor单元T2的Nenable端相连，输入端CLK通过第一延迟单元D1分别同第一Thyristor单元T1和第二Thyristor单元T2的IN端相连，PUF电路单元的输入端Vref直接同第一Thyristor单元T1和第二Thyristor单元T2的Vref端相连，第一Thyristor单元T1和第二Thyristor单元T2的OUT端分别作为PUF电路单元的输出端O1和输出端O2。本发明是一种基于Thyristor结构，输出统计分布特性好、稳定性高的PUF电路单元。