公开(公告)号：CN118536447A

公开(公告)日：2024-08-23

申请号：CN202410811458.9

申请日：2024-06-21

Applicant: 北京邮电大学

Inventor： 何召锋 ,  黄子曦 ,  杨康 ,  吴聃 ,  王一达

IPC: G06F30/347

Abstract: 本公开提供了一种全局布局优化方法及装置，属于深度学习技术领域，该方法包括：根据目标位置确定第一参数。目标位置为在FPGA中的布局位置。第一参数为全局布局质量评估指标。基于第一判断准则判断第一参数对应的目标位置是否需要调整。响应于第一参数对应的目标位置需要调整，基于第一算法更新目标超参数。目标超参数为用于确定目标位置的参数。基于目标超参数在FPGA中对目标位置的布局进行优化。本公开提供的一种全局布局优化方法及装置能够提高全局布局质量以及优化效率。

公开(公告)号：CN117408216B

公开(公告)日：2024-11-12

申请号：CN202311452203.X

申请日：2023-11-03

Applicant: 北京邮电大学

Inventor： 何召锋 ,  方思远 ,  杨康 ,  吴聃 ,  黄子曦 ,  王一达 ,  李威

IPC: G06F30/392 ,  G06F18/213 ,  G06F18/214

Abstract: 本公开提供了一种芯片全局布局方法及装置、电子设备、可读存储介质，该方法包括：根据第一芯片的电路网表提取所述第一芯片中宏单元的电路特征，得到第一电路特征；将所述第一电路特征输入至预设芯片布局模型中，得到所述宏单元的第一布局位置；其中，所述预设芯片布局模型为基于预设电路特征训练得到的模型；基于所述第一布局位置对所述第一芯片中宏单元和标准单元的位置进行优化，得到所述第一芯片的全局布局位置。本公开提供的芯片全局布局方法及装置、电子设备、可读存储介质可以提高芯片布局的效果。

公开(公告)号：CN119443028A

公开(公告)日：2025-02-14

申请号：CN202411493069.2

申请日：2024-10-24

Applicant: 北京邮电大学

Inventor： 何召锋 ,  王一达 ,  杨康 ,  吴聃 ,  黄子曦 ,  李威 ,  项刘宇

IPC: G06F30/392 ,  G06F30/27 ,  G06N3/084 ,  G06N3/0475 ,  G06N3/045

Abstract: 本发明公开了一种芯片拥塞预测方法，包括：构建单元操作集，基于单元操作集构建搜索空间，使用梯度下降法选取神经网络架构并进行迭代更新，获得最优神经网络架构；获取目标领域和源领域的芯片布局布线设计图集并选取预设数量的图像，获得目标训练集和源训练图集，通过选取的图像训练循环生成对抗网络；基于源领域的芯片布局布线设计图集与循环生成对抗网络获得辅助数据集；基于目标训练集与辅助训练集对最优神经网络结构进行训练，获得最终芯片拥塞预测模型，基于最终芯片拥塞预测模型进行芯片拥塞预测。本发明克服了使用机器学习模型进行拥塞预测时需要大量专业知识和巨大工程消耗的问题，大幅度减少跨芯片拥塞预测需要的数据样本数量。

公开(公告)号：CN117408216A

公开(公告)日：2024-01-16

申请号：CN202311452203.X

申请日：2023-11-03

Applicant: 北京邮电大学

Inventor： 何召锋 ,  方思远 ,  杨康 ,  吴聃 ,  黄子曦 ,  王一达 ,  李威

IPC: G06F30/392 ,  G06F18/213 ,  G06F18/214

Abstract: 本公开提供了一种芯片全局布局方法及装置、电子设备、可读存储介质，该方法包括：根据第一芯片的电路网表提取所述第一芯片中宏单元的电路特征，得到第一电路特征；将所述第一电路特征输入至预设芯片布局模型中，得到所述宏单元的第一布局位置；其中，所述预设芯片布局模型为基于预设电路特征训练得到的模型；基于所述第一布局位置对所述第一芯片中宏单元和标准单元的位置进行优化，得到所述第一芯片的全局布局位置。本公开提供的芯片全局布局方法及装置、电子设备、可读存储介质可以提高芯片布局的效果。