-
公开(公告)号:CN115663596A
公开(公告)日:2023-01-31
申请号:CN202211229143.0
申请日:2022-10-09
Applicant: 北京邮电大学
Abstract: 本发明提供一种抑制载流子横向扩散的半导体量子阱结构及制备方法。该结构包括依次层叠设置的下势垒层、量子阱层、成核结构和上势垒层;其中,成核结构的形貌为岛状和/或沟槽状,成核结构未全部覆盖量子阱层;成核结构的带隙宽度不等于上势垒层的带隙宽度。本发明能够减少量子阱内载流子的横向扩散,从而减少载流子在量子阱结构中位错区域的非辐射复合,提高量子阱结构的发光性能。采用该量子阱结构作为有源区的激光器对位错的容忍度将得到明显提升,尤其是硅基异质外延生长的Ⅲ‑Ⅴ族半导体量子阱激光器。本发明切实可行,为半导体量子阱结构的生长提供了全新的方案,将推进对应的半导体量子阱激光器在硅基光电集成芯片中的应用。
-
公开(公告)号:CN114678264A
公开(公告)日:2022-06-28
申请号:CN202210220200.2
申请日:2022-03-08
Applicant: 北京邮电大学 , 中国科学院半导体研究所
IPC: H01L21/20 , H01L21/324
Abstract: 本发明提供一种硅基III‑V族半导体材料的制备方法,该方法包括在硅衬底上至少两次重复生长以弱关联晶化为特征的III‑V族半导体基本外延结构单元。每个基本外延结构单元自下而上都包括低温层、中温层和高温层三层,且在高温层生长过程中须插入热循环退火。该方法使得低温层的顶部与底部区域实现彼此弱关联的晶化,同时使得高温层连同中温层的顶部区域与中温层底部区域实现彼此弱关联的晶态纯化,从而实现高温层晶体质量的优化。基于类似的机理,该基本外延结构单元的重复生长可进一步提高目标外延层(即完整结构顶部外延层)的晶体质量。采用本方法可制备穿透位错密度极低的硅基III‑V族半导体材料。
-