匹配于高性能计算机结构的多级嵌套数据传输方法与系统

    公开(公告)号:CN104360962A

    公开(公告)日:2015-02-18

    申请号:CN201410674170.8

    申请日:2014-11-21

    CPC classification number: G06F9/4806 G06F9/4843

    Abstract: 本发明公开了一种匹配于高性能计算机结构的多级嵌套数据传输方法与系统,其中该系统包括:并行运行于多个计算结点的多个结点通信组件,其中每一结点通信组件运行于一计算结点,每一结点通信组件包括:通信描述管理模块,用于储存和管理所在计算结点需进行的数据传输操作的描述;结点间数据传输执行模块,用于管理和执行所在计算结点与其他计算结点间的数据传输请求;并行运行于所在计算结点的多个CPU的多个数据传输调度模块,其中每一数据传输调度模块运行于一CPU上,用于在所在计算结点内创建、调度和执行通信相关事务。本发明能够匹配通用处理器多级嵌套体系结构,提升数据传输性能。

    一种HPC间接网络环境下的链路故障检测方法

    公开(公告)号:CN108650110A

    公开(公告)日:2018-10-12

    申请号:CN201810256843.6

    申请日:2018-03-27

    Abstract: 本发明提供一种HPC间接网络环境下的链路故障检测方法,应用于HPC间接网络环境下,基于链路延迟信息测量的链路故障检测方法,通过检测链路延迟信息的异常来检测链路故障,能保证在较短时间内较精准的确定网络中故障链路。包括以下步骤:(a)查询HPC互连网络路由信息,获得结点间通信路径的链路组成;(b)结合各通信路径的链路组成,确定需要进行延迟测量的关键通信路径集合;(c)并行测量关键路径的延迟信息,并据此信息求解出全网所有链路的延迟信息;(d)根据链路延迟信息判断链路是否发生故障;求解网络中链路延迟的期望值,延迟与该值存在较大偏差的链路即为故障链路。

    匹配于高性能计算机结构的多级嵌套数据传输方法与系统

    公开(公告)号:CN104360962B

    公开(公告)日:2015-10-28

    申请号:CN201410674170.8

    申请日:2014-11-21

    Abstract: 本发明公开了一种匹配于高性能计算机结构的多级嵌套数据传输方法与系统,其中该系统包括:并行运行于多个计算结点的多个结点通信组件,其中每一结点通信组件运行于一计算结点,每一结点通信组件包括:通信描述管理模块,用于储存和管理所在计算结点需进行的数据传输操作的描述;结点间数据传输执行模块,用于管理和执行所在计算结点与其他计算结点间的数据传输请求;并行运行于所在计算结点的多个CPU的多个数据传输调度模块,其中每一数据传输调度模块运行于一CPU上,用于在所在计算结点内创建、调度和执行通信相关事务。本发明能够匹配通用处理器多级嵌套体系结构,提升数据传输性能。

    匹配于高性能计算机体系结构的结构网格数据管理方法

    公开(公告)号:CN104572295A

    公开(公告)日:2015-04-29

    申请号:CN201410769018.8

    申请日:2014-12-12

    Abstract: 本发明涉及并行计算技术领域,特别是关于匹配于高性能计算机体系结构的结构网格数据管理方法包括,根据数值模拟对象确定计算区域的结构网格和所述结构网格上的物理量;将结构网格嵌套剖分为网格区、网格域、网格片,分别编号,并映射于高性能计算机的计算结点、结点内CPU、CPU计算核心;在每个网格片上,为每个物理量在该网格片上分配唯一的内存空间,用于储存该物理量定义在该网格片所有网格单元上的离散值。通过本发明实施例的上述方法可以大幅提升结构网格和物理量的存储与访问的数据局部性,支持应用软件面向高性能计算机复杂体系结构展开浮点性能优化,大幅提升计算效率。

    匹配于高性能计算机体系结构的非结构网格数据管理方法

    公开(公告)号:CN111813563B

    公开(公告)日:2020-12-15

    申请号:CN202010902143.7

    申请日:2020-09-01

    Abstract: 本文提供一种匹配于高性能计算机体系结构的非结构网格数据管理方法,方法包括:根据多物理耦合过程,确定非结构网格数据结构;将非结构网格数据结构映射到高性能计算机体系结构中;确定非结构网格数据结构的过程包括:构造由多种非结构网格单元组成的联邦层;对联邦层进行划分,得到邦员层和邦员层间邻接关系;对邦员层进行克隆,得到网格层和网格层间的邻接关系;对网格层进行逐层不重叠的剖分处理,得到逐层嵌套的剖分层及剖分层间的邻接关系;针对最后一次剖分得到的剖分层,对网格单元定义多物理耦合过程中的物理量。本文可以支持任意非结构网格单元类型与复杂拓扑结构,可大幅提升的数值计算效率。

    匹配于高性能计算机体系结构的结构网格数据管理方法

    公开(公告)号:CN104572295B

    公开(公告)日:2016-06-01

    申请号:CN201410769018.8

    申请日:2014-12-12

    Abstract: 本发明涉及并行计算技术领域,特别是关于匹配于高性能计算机体系结构的结构网格数据管理方法包括,根据数值模拟对象确定计算区域的结构网格和所述结构网格上的物理量;将结构网格嵌套剖分为网格区、网格域、网格片,分别编号,并映射于高性能计算机的计算结点、结点内CPU、CPU计算核心;在每个网格片上,为每个物理量在该网格片上分配特定的内存空间,用于储存该物理量定义在该网格片所有网格单元上的离散值。通过本发明实施例的上述方法可以大幅提升结构网格和物理量的存储与访问的数据局部性,支持应用软件面向高性能计算机复杂体系结构展开浮点性能优化,大幅提升计算效率。

    一种HPC间接网络环境下的链路故障检测方法

    公开(公告)号:CN108650110B

    公开(公告)日:2021-01-08

    申请号:CN201810256843.6

    申请日:2018-03-27

    Abstract: 本发明提供一种HPC间接网络环境下的链路故障检测方法,应用于HPC间接网络环境下,基于链路延迟信息测量的链路故障检测方法,通过检测链路延迟信息的异常来检测链路故障,能保证在较短时间内较精准的确定网络中故障链路。包括以下步骤:(a)查询HPC互连网络路由信息,获得结点间通信路径的链路组成;(b)结合各通信路径的链路组成,确定需要进行延迟测量的关键通信路径集合;(c)并行测量关键路径的延迟信息,并据此信息求解出全网所有链路的延迟信息;(d)根据链路延迟信息判断链路是否发生故障;求解网络中链路延迟的期望值,延迟与该值存在较大偏差的链路即为故障链路。

    匹配于高性能计算机体系结构的非结构网格数据管理方法

    公开(公告)号:CN111813563A

    公开(公告)日:2020-10-23

    申请号:CN202010902143.7

    申请日:2020-09-01

    Abstract: 本文提供一种匹配于高性能计算机体系结构的非结构网格数据管理方法,方法包括:根据多物理耦合过程,确定非结构网格数据结构;将非结构网格数据结构映射到高性能计算机体系结构中;确定非结构网格数据结构的过程包括:构造由多种非结构网格单元组成的联邦层;对联邦层进行划分,得到邦员层和邦员层间邻接关系;对邦员层进行克隆,得到网格层和网格层间的邻接关系;对网格层进行逐层不重叠的剖分处理,得到逐层嵌套的剖分层及剖分层间的邻接关系;针对最后一次剖分得到的剖分层,对网格单元定义多物理耦合过程中的物理量。本文可以支持任意非结构网格单元类型与复杂拓扑结构,可大幅提升的数值计算效率。

    高性能计算机NUMA感知的线程和内存资源优化方法与系统

    公开(公告)号:CN104375899B

    公开(公告)日:2016-03-30

    申请号:CN201410677736.2

    申请日:2014-11-21

    Abstract: 本发明公开一种高性能计算机NUMA感知的线程和内存资源优化方法与系统,该系统包括:运行时环境探测模块,用于探测计算结点的硬件资源、并行进程数;计算资源分配管理模块,用于为并行进程分配计算资源,建立并行进程及线程与处理器核和物理内存的映射;并行编程接口及线程绑定模块,用于提供并行编程接口,根据映射关系获取线程的绑定位置掩码,将执行线程绑定到相应的CPU核。还公开一种NUMA感知的多线程内存管理器及其多线程内存管理方法,该管理器包括:DSM内存管理模块和SMP模块内存池,分别管理MPI进程所属SMP模块及单个SMP模块内部的内存分配及释放。可减少内存操作的系统调用次数,提高内存管理性能;减少应用程序的远地访存行为,提升应用程序性能。

    高性能计算机NUMA感知的线程和内存资源优化方法与系统

    公开(公告)号:CN104375899A

    公开(公告)日:2015-02-25

    申请号:CN201410677736.2

    申请日:2014-11-21

    Abstract: 本发明公开一种高性能计算机NUMA感知的线程和内存资源优化方法与系统,该系统包括:运行时环境探测模块,用于探测计算结点的硬件资源、并行进程数;计算资源分配管理模块,用于为并行进程分配计算资源,建立并行进程及线程与处理器核和物理内存的映射;并行编程接口及线程绑定模块,用于提供并行编程接口,根据映射关系获取线程的绑定位置掩码,将执行线程绑定到相应的CPU核。还公开一种NUMA感知的多线程内存管理器及其多线程内存管理方法,该管理器包括:DSM内存管理模块和SMP模块内存池,分别管理MPI进程所属SMP模块及单个SMP模块内部的内存分配及释放。可减少内存操作的系统调用次数,提高内存管理性能;减少应用程序的远地访存行为,提升应用程序性能。

Patent Agency Ranking