公开(公告)号：CN119583453A

公开(公告)日：2025-03-07

申请号：CN202411566616.5

申请日：2024-11-05

Applicant: 北京工业大学

Inventor： 方娟 ,  古明辉 ,  潘晨阳 ,  翟冉

IPC: H04L47/125 ,  H04L45/247 ,  G06F9/50 ,  G06F15/173 ,  G06N3/092

Abstract: 本发明涉及一种2.5D芯粒架构下针对垂直链路的负载均衡策略，用于解决网络流量不均衡导致垂直链路上的流量分布不均匀的问题，进而提高系统的整体性能。首先对网络参数进行量化衡量，根据网络状况判定垂直链路是否处于不均衡状态。不均衡状态是由部分节点的流量高于平均流量导致，寻找流量较高的热点节点。针对这些节点制定分配策略，将流量转移到较空闲的链路上。结合强化学习的优点，采用Q‑Learning算法，对划分时机进行优化。

公开(公告)号：CN119557263A

公开(公告)日：2025-03-04

申请号：CN202411561631.0

申请日：2024-11-05

Applicant: 北京工业大学

Inventor： 方娟 ,  潘晨阳 ,  古明辉 ,  翟冉

IPC: G06F15/78 ,  G06F15/173

Abstract: 本发明涉及一种2.5D多芯粒集成系统中介层架构优化方案，旨在提升芯粒间通信效率，提高多芯粒集成系统的可扩展性。本发明提出了一种基于无路由网络的中介层架构，以替代中介层上传统的基于路由器的片上网络(NoC)解决方案。该架构通过精心设计的环路结构连接芯粒，消除了路由器的复杂性和功耗，降低了芯粒间通信延迟，并提高了数据传输效率。提出的分区构建方法能有效优化中介层布线，确保芯粒之间的高效通信。硬件结构设计简化，包含注入模块、弹出模块、输入模块、输出模块以及扩展缓冲区模块，并通过预先计算的路由表实现数据包的高效传输。本方案具备优异的可扩展性、低延迟及低功耗等优点，能够支持更多芯粒的集成。

公开(公告)号：CN119254686A

公开(公告)日：2025-01-03

申请号：CN202411409537.3

申请日：2024-10-10

Applicant: 北京工业大学

Inventor： 方娟 ,  翟冉 ,  王悦宁

IPC: H04L45/02 ,  H04L45/76 ,  G06N3/092

Abstract: 一种基于Q‑learning的高能效任务驱动动态片上互连通信方法属于计算机体系片上互连领域。本发明采用自适应拓扑结构来映射任务，并根据任务的特征不同划分出不同的区域进行任务处理。这种方法可以为每个任务分配特定的片上资源和拓扑结构类型，从而节省片上资源消耗。通过自适应拓扑结构，系统可以根据任务的需求和特性，在片上网络中灵活地调整连接关系和路由方式。同时，通过划分不同的区域，可以将不同任务的处理过程隔离开来，最大程度减少干扰和冲突的发生。使用Q‑learning强化学习算法在任务运行时以低延迟和低功耗为目标动态改变路由算法的传输方向和虚拟通道的数量可以有效实现片上网络中性能和功耗的平衡。

公开(公告)号：CN117591274A

公开(公告)日：2024-02-23

申请号：CN202311487081.8

申请日：2023-11-09

Applicant: 北京工业大学

Inventor： 方娟 ,  王悦宁 ,  翟冉

IPC: G06F9/50 ,  G06N3/084 ,  G06F13/16 ,  G06N3/04

Abstract: 本发明公开一种面向深度神经网络的异构多核系统访存管理方法,属于计算机体系存储系统结构领域。本发明利用CPU‑GPU异构多核系统加速DNN模型训练，并根据其访存特点设计访存控制器，在DNN训练过程中对多核心共享的末级缓存进行卸载、预取和释放操作，细粒度数据传输过程并显著提高了末级缓存利用率。此外，访存控制器还设计了延迟隐藏机制，通过将特征提取层大量中间数据的存取过程和计算过程相重叠，减少了模型计算过程中由于末级缓存未命中、需要等待DRAM访存响应带来的计算性能损耗，优化了训练效率。