公开(公告)号：CN103346093B

公开(公告)日：2015-12-23

申请号：CN201310233629.6

申请日：2013-06-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  迟世鹏 ,  肖祥

IPC: H01L21/34 ,  H01L21/28 ,  H01L29/786

Abstract: 本发明提供一种源/漏区抬高的顶栅自对准结构的薄膜晶体管及其制作方法，在玻璃或柔性衬底上依次形成氧化物半导体有源层、栅介质层和栅电极，为减少短波长光照对薄膜晶体管关态特性的影响，氧化半导体有源层的厚度为5-20纳米；然后以栅电极为阻挡层刻蚀栅介质，使栅极对应的有源层为沟道区，两侧的有源层分别为源区和漏区，实现自对准；然后淀积低电阻率的导电薄膜，经过光刻、剥离或腐蚀后形成抬高的源区和漏区。本发明采用薄沟道并抬高源/漏区，既降低了光照对沟道的影响又减小了源区和漏区的电阻，提高了薄膜晶体管的性能。

公开(公告)号：CN103311128A

公开(公告)日：2013-09-18

申请号：CN201310233743.9

申请日：2013-06-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  肖祥 ,  迟世鹏

IPC: H01L21/336 ,  H01L21/228 ,  H01L29/786

Abstract: 本发明提供一种自对准金属氧化物薄膜晶体管及其制作方法，先在衬底上淀积金属氧化物半导体层、栅介质层和导电薄膜并光刻刻蚀图形化，在器件表面旋涂一层旋涂掺杂剂层，然后进行热处理使旋涂掺杂剂层中的掺杂原子扩散进入下层材料中。由于图形化的栅电极和栅介质的存在，掺杂原子只能扩散进入沟道区两侧的金属氧化物半导体区域，实现了对沟道两侧金属氧化物半导体进行掺杂的目的，极大的降低其电阻率，并形成自对准的源漏区域。该旋涂掺杂剂层还能充当器件的钝化层，并结合后道工艺如光刻刻蚀接触孔、引出电极和布线层制备完整的TFT器件。本发明制备的金属氧化物薄膜晶体管具有自对准结构，同时工艺简单，并且和大面积衬底工艺兼容。

公开(公告)号：CN103346089B

公开(公告)日：2016-10-26

申请号：CN201310233771.0

申请日：2013-06-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  肖祥 ,  迟世鹏 ,  冷传利 ,  邵阳

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法，其步骤包括：在衬底上淀积一厚的高电阻率金属氧化物半导体层，以及一薄的低电阻率金属氧化物层，形成双层沟道；光刻和刻蚀双层沟道，形成有源区图形；在双层沟道上形成栅介质层和栅电极；在整个衬底上淀积一层含H覆盖层，然后对其进行热处理，使H扩散进入未被栅电极和栅介质所覆盖的沟道区外的金属氧化物中，形成重掺杂的低电阻率源漏区；制备接触孔和接触电极。本发明采用自对准双层沟道顶栅结构，能够降低源漏电阻，降低环境光对器件的影响，降低关态电流，提高器件的开态电流和迁移率。

公开(公告)号：CN103346089A

公开(公告)日：2013-10-09

申请号：CN201310233771.0

申请日：2013-06-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  肖祥 ,  迟世鹏 ,  冷传利 ,  邵阳

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法，其步骤包括：在衬底上淀积一厚的高电阻率金属氧化物半导体层，以及一薄的低电阻率金属氧化物层，形成双层沟道；光刻和刻蚀双层沟道，形成有源区图形；在双层沟道上形成栅介质层和栅电极；在整个衬底上淀积一层含H覆盖层，然后对其进行热处理，使H扩散进入未被栅电极和栅介质所覆盖的沟道区外的金属氧化物中，形成重掺杂的低电阻率源漏区；制备接触孔和接触电极。本发明采用自对准双层沟道顶栅结构，能够降低源漏电阻，降低环境光对器件的影响，降低关态电流，提高器件的开态电流和迁移率。

公开(公告)号：CN103346093A

公开(公告)日：2013-10-09

申请号：CN201310233629.6

申请日：2013-06-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  迟世鹏 ,  肖祥

IPC: H01L21/34 ,  H01L21/28 ,  H01L29/786

Abstract: 本发明提供一种源/漏区抬高的顶栅自对准结构的薄膜晶体管及其制作方法，在玻璃或柔性衬底上依次形成氧化物半导体有源层、栅介质层和栅电极，为减少短波长光照对薄膜晶体管关态特性的影响，氧化半导体有源层的厚度为5-20纳米；然后以栅电极为阻挡层刻蚀栅介质，使栅极对应的有源层为沟道区，两侧的有源层分别为源区和漏区，实现自对准；然后淀积低电阻率的导电薄膜，经过光刻、剥离或腐蚀后形成抬高的源区和漏区。本发明采用薄沟道并抬高源/漏区，既降低了光照对沟道的影响又减小了源区和漏区的电阻，提高了薄膜晶体管的性能。