-
公开(公告)号：CN101604968A
公开(公告)日：2009-12-16
申请号：CN200910107454.8
申请日：2009-05-21
Applicant: 北京大学深圳研究生院
IPC: H03K23/40
Abstract: 本发明提供了一种通道可扩展多相位高性能时钟设计方法和系统，本发明的方法主要是利用时钟源产生全局时钟，多个呈树形级联分布的时钟分路器将这个全局时钟扩展成多通道时钟，可编程延迟器调节每通道的时钟相位，最后逻辑转换器实现时钟逻辑到用户设备逻辑的转换；本发明的系统采用内部和外部两种全局时钟源，其中内部时钟源采用了振荡器加分频器结构，1个1∶5时钟分路器实现时钟源选择和时钟分路，其中1路输出时钟经缓冲器驱动后用于和其他设备同步或者时钟通道扩展，其余4路输出时钟分别由4个可编程延迟器实现相位调节，最后由缓冲器实现时钟ECL－CMOS逻辑转换。输出的时钟信号普适于多通道多相位时钟应用，尤其适用于并行交替型模数转换器。
Search Results
1
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
