-
公开(公告)号：CN111882028A
公开(公告)日：2020-11-03
申请号：CN202010514287.5
申请日：2020-06-08
Applicant: 北京大学深圳研究生院
Abstract: 一种用于卷积神经网络的卷积运算装置,涉及电子信息以及深度学习技术领域，用于对待卷积矩阵与卷积核矩阵进行卷积计算以获取卷积结果矩阵，包括待卷积矩阵控制器、卷积核矩阵控制器和卷积运算模块。待卷积矩阵控制器和卷积核矩阵控制器分别按卷积顺序获取待卷积矩阵和卷积核矩阵的标签矩阵，只有当待卷积矩阵和卷积核矩阵的标签矩阵的相同位置上的元素值均为预设值时，才将与标签矩阵的元素对应的待卷积矩阵和卷积核矩阵的元素进行卷积运算以获取卷积结果矩阵。由待卷积矩阵和卷积核矩阵的标签矩阵的相同位置上的元素值均为预设值而引入的稀疏性要远大于待卷积矩阵和卷积核矩阵，使得卷积运算的计算量降低，进而加速卷积神经网络的运算速度。
-
Patent Agency Ranking
公开(公告)号：CN111652359A
公开(公告)日：2020-09-11
申请号：CN202010447057.1
申请日：2020-05-25
Applicant: 北京大学深圳研究生院
Abstract: 一种用于矩阵运算的乘法器阵列和用于卷积运算的乘法器阵列,用于将卷积核矩阵与待卷积矩阵进行卷积计算以获取卷积矩阵的乘法器阵列,包括编码器、查找表LUT、乘法器矩阵。其中，编码器先依次对卷积核矩阵的元素的部分积进行编码以获取部分积查找表，并存储至查找表LUT中。乘法器矩阵包括多个乘法单元，每个乘法单元对待卷积矩阵中的一个元素进行拆分，并将拆分获取的多个拆分单元输入给查找表LUT以获取对应的编码值，再将从查找表LUT中获取的多个编码值求和，最后将每个乘法单元获取的和累加以作为卷积矩阵的一个元素。由于采用LUT查表法乘法器代替用于卷积计算的乘加单元，将乘法计算转化为加法计算，可以大大降低乘法器阵列电路的面积和功耗。
-
公开(公告)号：CN111652360B
公开(公告)日：2023-03-14
申请号：CN202010447090.4
申请日：2020-05-25
Applicant: 北京大学深圳研究生院
Abstract: 在本申请涉及电子信息以及深度学习技术领域，公开了一种基于脉动阵列的卷积运算装置，包括待卷积矩阵获取装置、第一卷积矩阵控制器、第二卷积矩阵控制器和脉动阵列，待卷积矩阵获取装置先将待卷积矩阵与卷积核矩阵分别发送给第一卷积矩阵控制器和第二卷积矩阵控制器，再由第一卷积矩阵控制器和第二卷积矩阵控制器输入脉动阵列进行卷积计算。由于第一卷积矩阵控制器只将获取的矩阵的非零元素依次输入脉动阵列进行卷积运算，不但使得卷积运算更快速，还能降低电路计算资源的占用率。
-
公开(公告)号：CN111652360A
公开(公告)日：2020-09-11
申请号：CN202010447090.4
申请日：2020-05-25
Applicant: 北京大学深圳研究生院
Abstract: 在本申请涉及电子信息以及深度学习技术领域，公开了一种基于脉动阵列的卷积运算装置，包括待卷积矩阵获取装置、第一卷积矩阵控制器、第二卷积矩阵控制器和脉动阵列，待卷积矩阵获取装置先将待卷积矩阵与卷积核矩阵分别发送给第一卷积矩阵控制器和第二卷积矩阵控制器，再由第一卷积矩阵控制器和第二卷积矩阵控制器输入脉动阵列进行卷积计算。由于第一卷积矩阵控制器只将获取的矩阵的非零元素依次输入脉动阵列进行卷积运算，不但使得卷积运算更快速，还能降低电路计算资源的占用率。
-
公开(公告)号：CN111652359B
公开(公告)日：2023-05-02
申请号：CN202010447057.1
申请日：2020-05-25
Applicant: 北京大学深圳研究生院
Abstract: 一种用于矩阵运算的乘法器阵列和用于卷积运算的乘法器阵列,用于将卷积核矩阵与待卷积矩阵进行卷积计算以获取卷积矩阵的乘法器阵列,包括编码器、查找表LUT、乘法器矩阵。其中，编码器先依次对卷积核矩阵的元素的部分积进行编码以获取部分积查找表，并存储至查找表LUT中。乘法器矩阵包括多个乘法单元，每个乘法单元对待卷积矩阵中的一个元素进行拆分，并将拆分获取的多个拆分单元输入给查找表LUT以获取对应的编码值，再将从查找表LUT中获取的多个编码值求和，最后将每个乘法单元获取的和累加以作为卷积矩阵的一个元素。由于采用LUT查表法乘法器代替用于卷积计算的乘加单元，将乘法计算转化为加法计算，可以大大降低乘法器阵列电路的面积和功耗。
-
公开(公告)号：CN111882028B
公开(公告)日：2022-04-19
申请号：CN202010514287.5
申请日：2020-06-08
Applicant: 北京大学深圳研究生院
Abstract: 一种用于卷积神经网络的卷积运算装置,涉及电子信息以及深度学习技术领域，用于对待卷积矩阵与卷积核矩阵进行卷积计算以获取卷积结果矩阵，包括待卷积矩阵控制器、卷积核矩阵控制器和卷积运算模块。待卷积矩阵控制器和卷积核矩阵控制器分别按卷积顺序获取待卷积矩阵和卷积核矩阵的标签矩阵，只有当待卷积矩阵和卷积核矩阵的标签矩阵的相同位置上的元素值均为预设值时，才将与标签矩阵的元素对应的待卷积矩阵和卷积核矩阵的元素进行卷积运算以获取卷积结果矩阵。由待卷积矩阵和卷积核矩阵的标签矩阵的相同位置上的元素值均为预设值而引入的稀疏性要远大于待卷积矩阵和卷积核矩阵，使得卷积运算的计算量降低，进而加速卷积神经网络的运算速度。
-
-
-
-
-
Search Results
6
records
(took 0.031 seconds)
