公开(公告)号：CN102843130A

公开(公告)日：2012-12-26

申请号：CN201210348185.6

申请日：2012-09-18

Applicant: 北京大学

Inventor： 王源 ,  杨海玲 ,  张雪琳 ,  贾嵩 ,  杜刚 ,  张兴

IPC: H03L7/085

Abstract: 本发明涉及集成电路技术领域，公开了一种基于CML逻辑的相位检测器，包括相互连接的采样模块和比较模块，所述采样模块包括由CML锁存器组成的多条采样支路，用于对输入的数据信号进行采样，所述比较模块用于比较所述多条采样支路的采样数据，得到相位比较结果。首先，本发明所采用的锁存器均为CML逻辑，处理差分信号，提高其高频下的抗干扰能力，其次，本发明通过拆分锁存器尾电流源，有效节约了电路在锁存状态时的功耗，从而有效降低了整个相位检测电路的功耗，基于以上两点，本发明实现了在保证相位误差满足系统抖动要求的前提下，降低了的功耗。

公开(公告)号：CN102843130B

公开(公告)日：2014-10-08

申请号：CN201210348185.6

申请日：2012-09-18

Applicant: 北京大学

Inventor： 王源 ,  杨海玲 ,  张雪琳 ,  贾嵩 ,  杜刚 ,  张兴

IPC: H03L7/085

Abstract: 本发明涉及集成电路技术领域，公开了一种基于CML逻辑的相位检测器，包括相互连接的采样模块和比较模块，所述采样模块包括由CML锁存器组成的多条采样支路，用于对输入的数据信号进行采样，所述比较模块用于比较所述多条采样支路的采样数据，得到相位比较结果。首先，本发明所采用的锁存器均为CML逻辑，处理差分信号，提高其高频下的抗干扰能力，其次，本发明通过拆分锁存器尾电流源，有效节约了电路在锁存状态时的功耗，从而有效降低了整个相位检测电路的功耗，基于以上两点，本发明实现了在保证相位误差满足系统抖动要求的前提下，降低了的功耗。