公开(公告)号：CN117014016A

公开(公告)日：2023-11-07

申请号：CN202311037278.1

申请日：2023-08-17

Applicant: 北京大学

Inventor： 陶耀宇 ,  史代璟 ,  杨玉超 ,  燕博南

IPC: H03M13/00 ,  H03M13/11 ,  H03M13/15

Abstract: 本发明公开了一种面向存算一体系统的有限域纠错编解码方法及系统，同时适用于模拟存内计算中部分和累加后的纠错任务，以及常规存储器读数据的纠错任务。本发明利用非二进制的q阶有限域运算处理输入码字，使用预处理好的生成矩阵得到同属于该有限域的编码结果并实现纠错码的生成，并在输出端进行还原，从而降低了存内计算结果的误码率，提高了其可靠性。基于该编解码方法，本发明公开了相应的解码电路系统设计，分为校验节点与变量节点两部分，二者间的连接由校验矩阵定义，并采用基于有限域的置信度传播。经过校验节点与变量节点间的多次置信度传播迭代，纠错结果将实现收敛并得到最终解码结果。

公开(公告)号：CN119066022A

公开(公告)日：2024-12-03

申请号：CN202311003545.3

申请日：2023-08-09

Applicant: 华为技术有限公司 ,  北京大学

Inventor： 霍强 ,  燕博南 ,  史代璟 ,  蒲贵友 ,  王龙 ,  姚建业 ,  钟刊

IPC: G06F15/78

Abstract: 一种存算一体系统、存算功能单元以及设备，本申请实中，存储一体系统包括存算功能单元、以及处理器，存算功能单元内嵌在处理器中，存算功能单元与处理器通过非总线的线路连接。处理器控制存算功能单元获取第一计算数据，向存算功能单元发送第一控制信号，第一控制信号用于指示存算功能单元对第一计算数据进行数据计算。存算功能单元接收第一控制信号，根据第一控制信号对第一计算数据进行数据计算，生成第二计算数据。存算功能单元位于处理器内部，通过非总线的线路连接，存算功能单元与处理器之间一次交互的数据量不再受限，使得存算功能单元在处理器的控制下实现数据计算，减轻处理器的计算压力，提升处理器的处理效率。