-
公开(公告)号：CN117955624A
公开(公告)日：2024-04-30
申请号：CN202211270251.2
申请日：2022-10-18
Applicant: 北京大学
Abstract: 本发明涉及一种低直流失调的时钟缓冲器链，包括多级缓冲器，每一级可以使用高通缓冲器或共源差分放大器，将来自锁相环的全局差分时钟信号传输到收发机中，收发机中的正交分频器将其分频，本地生成正交时钟。缓冲器链支持在高频模式下工作，直流增益小，可以抑制直流偏移，减小正交分频后的误差；缓冲器链支持在低频模式下工作，可以提供高的低频增益；缓冲器链中的高通缓冲器不需要大的偏置电阻和交流耦合电容补偿信号衰减，功耗和面积较小。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
