公开(公告)号：CN108196822A

公开(公告)日：2018-06-22

申请号：CN201711415770.2

申请日：2017-12-24

Applicant: 北京卫星信息工程研究所

Inventor： 刘盛典 ,  刘鹏 ,  任婵婵 ,  祝娇娇 ,  陈静

IPC: G06F7/483

Abstract: 本发明涉及一种双精度浮点开方运算的方法及系统，包括：步骤1，将64位双精度浮点数分解为符号位、阶数及尾数，基于符号位判断待开方数的正负值，基于阶数判断待开方数的阶码奇偶性，根据阶码奇偶性将尾数进行移位，并将符号位与运算后的阶码存入RAM中；步骤2，将待开方数的尾数部分输入开方模块，通过CORDIC算法将放大后的106位定点数进行开方运算，在FPGA中通过移位运算处理校正系数K值，根据尾数大小计算辅助参数COMPLE，同时，在106位的定点数数运算中，其部分迭代运算(i，3i+1次)时进行重复迭代；步骤3，输出尾数的算术平方根，将特殊值隔离后，与RAM中的符号位与阶码组合，完成双精度浮点数开方运算。通过本发明，能够大幅提高运算效率。

公开(公告)号：CN108196822B

公开(公告)日：2021-12-17

申请号：CN201711415770.2

申请日：2017-12-24

Applicant: 北京卫星信息工程研究所

Inventor： 刘盛典 ,  刘鹏 ,  任婵婵 ,  祝娇娇 ,  陈静

IPC: G06F7/483

Abstract: 本发明涉及一种双精度浮点开方运算的方法及系统，包括：步骤1，将64位双精度浮点数分解为符号位、阶数及尾数，基于符号位判断待开方数的正负值，基于阶数判断待开方数的阶码奇偶性，根据阶码奇偶性将尾数进行移位，并将符号位与运算后的阶码存入RAM中；步骤2，将待开方数的尾数部分输入开方模块，通过CORDIC算法将放大后的106位定点数进行开方运算，在FPGA中通过移位运算处理校正系数K值，根据尾数大小计算辅助参数COMPLE，同时，在106位的定点数数运算中，其部分迭代运算(i，3i+1次)时进行重复迭代；步骤3，输出尾数的算术平方根，将特殊值隔离后，与RAM中的符号位与阶码组合，完成双精度浮点数开方运算。通过本发明，能够大幅提高运算效率。