公开(公告)号：CN101931796B

公开(公告)日：2012-07-04

申请号：CN200910087754.4

申请日：2009-06-22

Applicant: 北京北广科技股份有限公司

Inventor： 张守忠 ,  吕锋 ,  田晓璞 ,  肖辉 ,  邓素兰

IPC: H04N7/24

Abstract: 本发明涉及一种信息处理方法，特别是一种数字电视信道处理系统中的全频率算法，其中数字电视信道处理系统中的所有处理模块，统一按其中的最高频率的处理模块的频率进行处理，用插入空包使所有处理模块在相同时间内处理的信息量相同。不仅克服每个处理模块设置一种频率的锁相环所带的弊病，极大的节省了FPGA中宝贵的硬件资源，而且采用30.24M晶振作为驱动频率源，可以保证系统精度需求。

公开(公告)号：CN101931796A

公开(公告)日：2010-12-29

申请号：CN200910087754.4

申请日：2009-06-22

Applicant: 北京北广科技股份有限公司

Inventor： 张守忠 ,  吕锋 ,  田晓璞 ,  肖辉 ,  邓素兰

IPC: H04N7/24

Abstract: 本发明涉及一种信息处理方法，特别是一种数字电视信道处理系统中的全频率算法，其中数字电视信道处理系统中的所有处理模块，统一按其中的最高速率的处理模块的频率进行处理，用插入空包使所有处理模块在相同时间内处理的信息量相同。不仅克服每个处理模块设置一种频率的锁相环所带的弊病，极大的节省了FPGA中宝贵的硬件资源，而且采用30.24M晶振作为驱动频率源，可以保证系统精度需求。