公开(公告)号：CN101876928B

公开(公告)日：2012-07-25

申请号：CN200910237497.8

申请日：2009-11-13

Applicant: 北京全路通信信号研究设计院有限公司

Inventor： 张利峰 ,  邱兆阳 ,  孙寿龙 ,  赵晓东 ,  周夏芳 ,  崔新民 ,  张乐平 ,  佘晓丽 ,  李民 ,  陈强 ,  卢利勇 ,  于长洪

IPC: G06F11/16 ,  G06F13/24

Abstract: 本发明实施例公开了一种二乘二取二系统的同步方法，系统具有相同的两个系，每个系中的两个进行相同动作的CPU均设有内部定时器，作为执行任务的计时时钟，两个CPU通过系内通讯单元进行通讯且分别通过相连的计时器执行复位指令，并配合可产生高频脉冲信号的公共时钟源控制系内两个CPU的同步；同时，所述两个系之间进行系间通讯，将主系的CPU同步数据传输至从系，进行主系和从系之间的同步控制，同时本发明还公开了与方法对应的设备，综上所述，由于系统内每个CPU均具有独立的内部时钟和每系均设有的外部定时器的配合，有效地避免了现有技术中由于共用时钟所造成的共模错误以及实现了系内两个CPU可采用不同软件实现同一功能的软件方面的相异性。

公开(公告)号：CN101694574B

公开(公告)日：2012-07-18

申请号：CN200910236001.5

申请日：2009-10-15

Applicant: 北京全路通信信号研究设计院有限公司

Inventor： 任军 ,  张乐平 ,  张夫松 ,  于长洪 ,  贾凌武 ,  李民 ,  姚元鹏 ,  刘晓冬 ,  陈新冬 ,  郑建 ,  崔新民 ,  邱兆阳

IPC: G05B19/04 ,  G05B19/048 ,  H02M3/155

Abstract: 本发明公开了一种双端控制驱动电路，包括第一中央处理器、第二中央处理器、变压器和整流器，还包括：驱动电路：用于接收所述第一中央处理器和所述第二中央处理器的驱动信号，当第一中央处理器和所述第二中央处理器同时输出有效驱动信号时，输出有效负载驱动电压到后级电路。从上述技术方案可以看出，本发明增加了驱动电路，该驱动电路接收所述第一中央处理器和所述第二中央处理器的驱动信号，当第一中央处理器和所述第二中央处理器同时输出有效驱动信号时，输出有效负载驱动电压到后级电路。保证了第一中央处理器和第二中央处理器只有在同时输出有效地信号时才能为后续负载提供驱动电路。

公开(公告)号：CN101605151B

公开(公告)日：2012-05-30

申请号：CN200910158488.X

申请日：2009-07-10

Applicant: 北京全路通信信号研究设计院有限公司

Inventor： 崔新民 ,  李民 ,  张利峰 ,  邱兆阳 ,  张乐平 ,  孙寿龙 ,  周夏芳 ,  孙志科 ,  陈强 ,  郑健 ,  佘晓丽 ,  卢利勇 ,  姚元鹏 ,  刘晓冬 ,  陈新冬 ,  邵峰

IPC: H04L29/08 ,  H04B10/12 ,  B61L27/04

Abstract: 本发明公开了一种用于轨道交通区域联锁和站间通信的系统，本发明提供一种用于轨道交通区域联锁和站间通信的系统，包括：远程IO节点、中心联锁设备连接由各个远程光通信接口组成的通信网络；所述远程IO节点，用于将来自所述中心联锁设备的控制命令发送至受控设备，并接收受控设备的状态回复至所述中心联锁设备；所述中心联锁设备包括：互为冗余的人机交互子系统、联锁子系统、输入输出子系统；所述远程光通信接口，包括远程通信单元、光通道和通信接口板。本发明的系统使用冗余光纤作为传输介质，运用数字复接-分接通信技术以及网络优化配置技术，实现了基于同一网络的区域联锁与站间通信一体化信息传输。

公开(公告)号：CN101694588B

公开(公告)日：2012-04-18

申请号：CN200910235437.2

申请日：2009-10-14

Applicant: 北京全路通信信号研究设计院有限公司

Inventor： 李民 ,  崔新民 ,  张利峰 ,  邱锡宏 ,  孙寿龙 ,  周夏芳 ,  邱兆阳 ,  孙志科 ,  佘晓丽 ,  邵峰 ,  赵晓东

IPC: G05B19/418

CPC classification number: Y02P90/02

Abstract: 本发明公开一种二乘二取二主备控制切换系统，包括：本系通信模块，用于第一CPU获取所述第二CPU中的运行状态数据；系间通信模块，用于第一CPU获取另一系的系间通信模块所传输的另一系第一CPU的运行状态数据；所述第一CPU，用于接收同一计算周期内系间通信模块传送的数据，并校验接收的数据，并输出数据；计算第一CPU本系运行状态数据和所述输出数据，得到本系预控制状态；接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述第一CPU的预控制状态比较和计算，生成目标控制结果；根据所述结果进行状态切换。本发明还公开了与所述系统对应的方法，实现了减少现有技术中由于判决模块故障而产生的误动作和系统内传输数据的误码率。

公开(公告)号：CN102275598A

公开(公告)日：2011-12-14

申请号：CN201110124943.1

申请日：2011-05-16

Applicant: 北京全路通信信号研究设计院有限公司

Inventor： 崔新民 ,  赵晓东 ,  于长洪 ,  邱锡宏 ,  谢迎锋 ,  陆振鹏 ,  王现军 ,  陈强 ,  宋西欣 ,  杜以江

IPC: B61L19/06

CPC classification number: B61L15/0027 ,  B61L19/06 ,  B61L27/0038 ,  B61L2027/0044

Abstract: 本发明提供一种支持C3系统的计算机联锁系统及联锁控制方法，其中，系统包括：人机界面模块、联锁逻辑模块、输入输出模块和电源模块，所述联锁逻辑模块分别与所述人机界面模块和输入输出模块连接，用于根据人机界面模块的输入信息生成控制输出信号，并将控制输出信号发送至输入输出模块，以使得所述输入输出模块根据所述控制输出信号控制现场设备操作；电源模块分别与所述人机界面模块、联锁逻辑模块和输入输出模块连接；还包括：列控接口模块，所述列控接口模块的一端与所述联锁逻辑模块连接，另一端与列控设备连接，用于实现所述联锁逻辑模块和列控设备之间的通信交互。本发明实现了计算机联锁系统与CTCS-3级列控系统的功能支持。