-
公开(公告)号：CN113688082A
公开(公告)日：2021-11-23
申请号：CN202110773194.9
申请日：2021-07-08
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/42 , G06F13/28 , G06F1/3287 , G05B19/04
Abstract: 本发明提供一种支持低功耗无感唤醒的高速SPI接口电路结构及其控制方法。本发明的电路结构应用于SPI从设备，实现了SPI高速通信以及芯片低功耗状态下被高速唤醒且对SPI主设备端不需要加使用约束。SPI接口通信的时序关键路径在SPI主设备接收数据通路，通常是因为SPI主设备无法正确接收数据导致难以提高SPI的通信速率。首先本发明在从设备端提出了一种SPI高速通信模式，使主设备端多出了半个周期的时序余量，从而实现SPI高速通信。其次使用SPI接口唤醒芯片时，需要限制SPI主设备端片选拉低到发送第一个数据的时间，这样会对主端增加额外的使用约束。针对这个问题，本发明提出了一种异步SPI电路，结合异步FIFO和DMA模块实现SPI高速唤醒芯片，且不需要对主设备端增加使用约束。
Search Results
1
records
(took 0.025 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
