-
公开(公告)号:CN109101386A
公开(公告)日:2018-12-28
申请号:CN201810665136.2
申请日:2018-06-26
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/26
Abstract: 本发明公开了一种支持RAM测试的仿真器,包括芯片功能调试模块、芯片功能模块、掉电产生模块、支持掉电测试的RAM模块4部分。掉电产生模块检测芯片功能模块的输出信号,产生掉电输入信号提供给支持掉电测试的RAM模块,在掉电输入信号的控制下,改变RAM模块中的RAM存储器的地址和数据的加解密方式,实现了芯片上电、RAM关电操作和RAM测试操作后,RAM存储器中原有数据读出发生改变的功能,从而支持在仿真器上对程序进行RAM测试的各种需求。本发明的仿真器与真实芯片RAM使用测试环境一致,能有效避免程序开发和芯片验证时,由于RAM差异而产生的设计问题。
-
公开(公告)号:CN106354597B
公开(公告)日:2018-09-18
申请号:CN201610754121.4
申请日:2016-08-29
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/26 , G06F11/22 , G06F11/36 , G06F11/273
Abstract: 本发明公开了一种支持SWP和7816接口同时调试的接口电路及方法,涉及到芯片多接口调试及测试领域。本发明实现一个具有信号切换功能的接口电路,包括3个模块和4个对外接口:信号切换模块、电源复位处理模块、电源复位产生模块和接口1、接口2、接口3、接口4;通过该接口电路连接一个具有7816接口的仿真器或芯片,用于状态应答,通过7816接口设备发送测试命令,利用SWP接口设备对另一个仿真器或芯片的SWP接口程序进行测试。本发明利用手机或其它SWP接口设备,对于芯片SWP接口进行功能测试,特别是稳定性、兼容性的测试,可以大大提升测试效率。
-
公开(公告)号:CN106354597A
公开(公告)日:2017-01-25
申请号:CN201610754121.4
申请日:2016-08-29
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/26 , G06F11/22 , G06F11/36 , G06F11/273
Abstract: 本发明公开了一种支持SWP和7816接口同时调试的接口电路及方法,涉及到芯片多接口调试及测试领域。本发明实现一个具有信号切换功能的接口电路,包括3个模块和4个对外接口:信号切换模块、电源复位处理模块、电源复位产生模块和接口1、接口2、接口3、接口4;通过该接口电路连接一个具有7816接口的仿真器或芯片,用于状态应答,通过7816接口设备发送测试命令,利用SWP接口设备对另一个仿真器或芯片的SWP接口程序进行测试。本发明利用手机或其它SWP接口设备,对于芯片SWP接口进行功能测试,特别是稳定性、兼容性的测试,可以大大提升测试效率。
-
公开(公告)号:CN109101386B
公开(公告)日:2021-11-09
申请号:CN201810665136.2
申请日:2018-06-26
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/26
Abstract: 本发明公开了一种支持RAM测试的仿真器,包括芯片功能调试模块、芯片功能模块、掉电产生模块、支持掉电测试的RAM模块4部分。掉电产生模块检测芯片功能模块的输出信号,产生掉电输入信号提供给支持掉电测试的RAM模块,在掉电输入信号的控制下,改变RAM模块中的RAM存储器的地址和数据的加解密方式,实现了芯片上电、RAM关电操作和RAM测试操作后,RAM存储器中原有数据读出发生改变的功能,从而支持在仿真器上对程序进行RAM测试的各种需求。本发明的仿真器与真实芯片RAM使用测试环境一致,能有效避免程序开发和芯片验证时,由于RAM差异而产生的设计问题。
-
公开(公告)号:CN118194791A
公开(公告)日:2024-06-14
申请号:CN202410257408.0
申请日:2024-03-07
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明介绍一种时钟自动平衡的电路,涉及芯片设计和验证领域。时钟自动平衡电路由时钟校准模块、时钟延时模块、组合逻辑模块、时钟单元、时钟切换单元组成。在芯片系统复位期间自动完成两路或多路时钟的延时校准,使这些时钟满足同一时钟域的设计要求。本发明提出了一种利用时钟相位差生成计数时钟并进行计数,并对计数值进行数据处理,得到时钟平衡时的配置值,在芯片系统复位释放前完成电路配置,实现时钟延时的自动调整功能。本发明的电路可移植性好、有效避免芯片工作的时序风险,提升了芯片系统的可靠性。
-
-
-
-