公开(公告)号：CN103684930A

公开(公告)日：2014-03-26

申请号：CN201310743723.6

申请日：2013-12-30

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁 ,  张文国

IPC: H04L12/26

Abstract: 本发明提供一种七号信令LSSU和FISU信令单元过滤方法，包括：步骤1，FPGA读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路；步骤2，进行收包处理；步骤3，如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤；步骤4，如果是2Mbit/s高速信令链路，进行包长度的判断，并根据结果进行过滤；步骤5，将过滤了FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。该方法可以准确高效的过滤七号信令采集系统中有大量用户不关心的LSSU信令单元和FISU信令单元，降低系统资源占用，提高信令单元类型判断速度，给用户更好的使用体验。

公开(公告)号：CN103684637A

公开(公告)日：2014-03-26

申请号：CN201310693758.3

申请日：2013-12-17

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁

IPC: H04B17/00

Abstract: 本发明提供一种信道测试装置和方法，所述装置包括:SDH复用单元,IMA模块,ATM模块,以及主机控制模块，以及一个或多个STM-1光接口。通过配置信息判断是否有负荷分担的IMA组，如果没有，发送或接收时直接将数据流通过SDH复用或解复用到虚容器中进行传输发送或接收；如果有，则根据上层配置负荷分担的情况，发送方向将IMA组的E1交叉复用到对应的光接口的虚容器中进行传输发送；接收方向根据负荷分担配置情况将两对STM-1中同一IMA组的VC-12进行交叉汇聚到一对STM-1中，再从VC-12中解复用出2M的E1流送给IMA处理模块；IMA处理模块将恢复出的ATM数据流，进行加时间戳、数据解码处理。本技术方案不但可以测试普通的STM-1IMA组功能，还可以无需外接光端机实现直接测试两对STM-1负荷分担IMA组。

公开(公告)号：CN103701646A

公开(公告)日：2014-04-02

申请号：CN201310743294.2

申请日：2013-12-30

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁 ,  张文国

IPC: H04L12/24

Abstract: 本发明提供一种多业务信令采集板卡集成管理系统和管理方法。所述系统包括初始化模块，链路配置模块，告警模块，LOG日志模块，以及读包接口模块，初始化模块用于自动完成多块板卡的初始化工作；链路配置模块用于根据用户选择信息自动完成符合各块板卡要求的链路配置表，并下发给板卡；告警模块根据板卡采集链路的特点，实时的呈现告警和误码；LOG日志模块收集板卡的操作日志和告警日志，并发送告警信息；读包接口模块统一封装各板卡的读包接口。该系统不但可以给应用系统屏蔽板卡接口的差异性，而且以友好的UI界面配置链路，观察告警等，方便使用。

公开(公告)号：CN103701638A

公开(公告)日：2014-04-02

申请号：CN201310693275.3

申请日：2013-12-17

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁

IPC: H04L12/24

Abstract: 本发明提供一种链路自动扫描生成配置表的方法，通过读取板卡类型，从而得到该板卡的E1数n；将该板卡链路类型为匹配的E1或时隙逐一配置成2M、64K、32K、16K、8K的链路类型，下发配置给板卡FPGA；FPGA接收数据x秒后停止接收；读取每条链路FPGA收包信息统计，其中有正确包百分比统计y，判断正确包百分比是否大于一阈值，如果大于，则认为该条链路类型为匹配成功，并记录该链路的位置信息，添加到链路配置表中；如果小于，则认为该条链路类型匹配错误，配置成下一链路类型继续匹配判断。扫描匹配完毕后，生成的配置表下发给FPGA接收数据送给上层软件分析。本发明的技术方案可以准确及时的采集到信令数据，为网络维护提供了更好的保障。

公开(公告)号：CN103684930B

公开(公告)日：2017-12-01

申请号：CN201310743723.6

申请日：2013-12-30

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁 ,  张文国

IPC: H04L12/26

Abstract: 本发明提供一种七号信令LSSU和FISU信令单元过滤方法，包括：步骤1，FPGA读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路；步骤2，进行收包处理；步骤3，如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤；步骤4，如果是2Mbit/s高速信令链路，进行包长度的判断，并根据结果进行过滤；步骤5，将过滤了FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。该方法可以准确高效的过滤七号信令采集系统中有大量用户不关心的LSSU信令单元和FISU信令单元，降低系统资源占用，提高信令单元类型判断速度，给用户更好的使用体验。

公开(公告)号：CN103684692B

公开(公告)日：2017-07-28

申请号：CN201310693533.8

申请日：2013-12-17

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁

IPC: H04L1/00

Abstract: 本发明提出了一种多业务信令采集板卡数据包排序方法和装置，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的顺序。多业务信令采集板卡数据包排序装置由板卡target模块和电脑主机host模块组成，板卡target模块和电脑主机host模块配合操作；板卡target模块由多个板卡链路组成，每个板卡链路包括FPGA模块和用于存包的缓冲buffer模块；电脑主机host模块由多个buffer模块组成，每个buffer模块分别与一个板卡链路相对应。

公开(公告)号：CN103684692A

公开(公告)日：2014-03-26

申请号：CN201310693533.8

申请日：2013-12-17

Applicant: 北京中创信测科技股份有限公司

Inventor： 金旭雁

IPC: H04L1/00

Abstract: 本发明提出了一种多业务信令采集板卡数据包排序方法和装置，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的顺序。多业务信令采集板卡数据包排序装置由板卡target模块和电脑主机host模块组成，板卡target模块和电脑主机host模块配合操作；板卡target模块由多个板卡链路组成，每个板卡链路包括FPGA模块和用于存包的缓冲buffer模块；电脑主机host模块由多个buffer模块组成，每个buffer模块分别与一个板卡链路相对应。