公开(公告)号：CN115543901B

公开(公告)日：2023-07-28

申请号：CN202211201196.1

申请日：2022-09-29

Applicant: 兰州大学

Inventor： 刘贵鹏 ,  牛建强 ,  刘程程 ,  马璐佳 ,  赵桂娟

IPC: G06F13/42 ,  G06F13/16 ,  G06F17/14 ,  G06F7/544

Abstract: 本发明涉及一种基于FPGA的高效率高精度软件无线电（SDK）射频信号质量优化算法及设备。本发明所述的设备包括信号发生器、AD/DAC、FPGA、示波器和上位机；本发明所述的算法基于上述设备，具体包括：首先通过输入高速接口模块GTX将第一路射频信号S1和第二路射频信号S2输入；其次将其分别存入DDR3中；再从DDR3中读出作为相位解算算法模块的输入，从而求出两路信号的相位差，所述相位解算算法包括FFT算法、Cordic算法；将相位差和第一路射频信号S1输入到相位校准模块中，从而得到与第二路射频信号S2同频同相的校准后的信号QPSK_Singal，所述相位校准算法主要为QPSK算法；最后通过输出高速接口模块GTX输出校准后的信号QPSK_Singal和第二路射频信号S2。

公开(公告)号：CN115543901A

公开(公告)日：2022-12-30

申请号：CN202211201196.1

申请日：2022-09-29

Applicant: 兰州大学

Inventor： 刘贵鹏 ,  牛建强 ,  刘程程 ,  马璐佳 ,  赵桂娟

IPC: G06F13/42 ,  G06F13/16 ,  G06F17/14 ,  G06F7/544

Abstract: 本发明涉及一种基于FPGA的高效率高精度软件无线电(SDK)射频信号质量优化算法及设备。本发明所述的设备包括信号发生器、AD/DAC、FPGA、示波器和上位机；本发明所述的算法基于上述设备，具体包括：首先通过高速接口GTX将两路射频余弦信号S1和S2输入；其次将其分别存入DDR3中；再从DDR3中读出作为相位解算算法模块的输入，从而求出两路信号的相位差，所述相位解算算法包括FFT算法、Cordic算法；将相位差和待校准信号S1输入到相位校准模块中，从而得到与S2同频同相的QPSK_Singal，所述相位校准算法主要为QPSK算法；最后通过高速接口GTX输出QPSK_Singal和S2。