公开(公告)号：CN1157883C

公开(公告)日：2004-07-14

申请号：CN01120194.0

申请日：2001-07-11

Applicant: 信息产业部电信传输研究所 ,  上海交通大学

Inventor： 徐友云 ,  李烜 ,  李宗旺 ,  宋文涛 ,  罗汉文

IPC: H04J13/00 ,  H04Q7/20 ,  H03M13/47

Abstract: 本发明将软输入软输出(SISO)译码运算和多滑动窗双重并行，既可以大大减少单位比特平均译码处理时间，即大幅度提高Turbo译码器的实时处理能力，又可以适当地控制内存需求量在一个期望的数量级内，使之不随编码分组长度增加而不断膨胀。所谓双重并行，就是一方面以编码器最大状态数为单位并行完成分支度量计算、前/后向状态度量计算、比特对数似然比计算等译码处理并用流水线(pipe-line)方式实现；另一方而，采用两个或两个以上滑动窗并行展开并行log-MAP运算，这样，可以通过调节滑动窗数量，求得译码处理速度和内存需求量的某种平衡，便于采用某些单片可编程逻辑器件(比如FPGA或CPLD)实现高速Turbo译码。