公开(公告)号：CN1056760A

公开(公告)日：1991-12-04

申请号：CN91103021.2

申请日：1991-05-10

Applicant: 佳能株式会社

Inventor： 池田浩一 ,  荒川淳一 ,  堀米英雄 ,  桝本和幸

IPC: G06F13/00 ,  G06K15/00

Abstract: 数据处理装置和数据处理方法，该数据处理装置设有分离存储器和MPU上的地址总线和数据总线的总线分离装置，MPU在存储器无存取操作时控制其中的数据。此外，本发明的数据处理装置在CPU访问存储器以外的装置时分离CPU和存储器间的总线，与此同时连接输入输出装置和存储器间的总线，因此能在CPU访问存储器以外的装置时在输入输出装置和存储器间进行数据存取。从而能在不增加存储器容量的同时提高容许能力，高速、低噪声地得到高质量的图象。

公开(公告)号：CN1021146C

公开(公告)日：1993-06-09

申请号：CN91103021.2

申请日：1991-05-10

Applicant: 佳能株式会社

Inventor： 池田浩一 ,  荒川淳一 ,  堀米英雄 ,  桝本和幸

IPC: G06F13/38 ,  G06F13/14

Abstract: 数据处理装置和数据处理方法，该数据处理装置设有分离存储器和MPU上的地址总线和数据总线的总线分离装置，MPU在存储器无存取操作时控制其中的数据。此外，本发明的数据处理装置在CPU访问存储器以外的装置时分离CPU和存储器间的总线，与此同时连接输入输出装置和存储器间的总线，因此能在CPU访问存储器以外的装置时在输入输出装置和存储器间进行数据存取。从而能在不增加存储器容量的同时提高容许能力，高速、低噪声地得到高质量的图象。