公开(公告)号：CN1052662C

公开(公告)日：2000-05-24

申请号：CN91111063.1

申请日：1991-11-17

Applicant: 任天堂株式会社 ,  理光株式会社

Inventor： 大竹雅博 ,  高桥丰文 ,  西海聡 ,  北川久美子

IPC: A63F13/00

CPC classification number: H04N9/76

Abstract: 一种图像处理装置包括一执行从外部存储单元读出的程序的CPU和一视频处理器。在视频处理器中，动画字符的彩色数据与静止画字符的彩色数据被分别由动画数据发生电路和静止画数据发生电路输出。这两种彩色数据被供给主/副数据选择电路，它将该彩色数据作为主图像数据和副图像数据输出。运算电路执行运算操作以得到这两种彩色数据的平均值。视频信号发生电路将来自运算电路的该彩色数据的平均值变换为视频信号然后提供给显示装置。

公开(公告)号：CN1070383C

公开(公告)日：2001-09-05

申请号：CN91110926.9

申请日：1991-11-19

Applicant: 任天堂株式会社 ,  理光株式会社

Inventor： 大竹雅博 ,  高桥丰文 ,  西海聪 ,  三好通贵

IPC: A63F13/00

CPC classification number: G09G5/222 ,  A63F13/00 ,  A63F2300/203 ,  H04N5/262 ,  H04N9/74

Abstract: 一种背景画像显示装置包括微处理器和外部存贮装置。点数据、字符指定数据和模式数据预先编入外部存贮装置的ROM。构成由模式数据指定的背景画面的字符指定数据和用于该画面的每个字符的点数据，通过微处理器在SC-RAM和CHR-RAM中运行。SC地址电路从SC-RAM读出字符指定数据，由该数据从CHR-RAM读出字符的点数据。点数据由并行-串行变换电路变换为串行数据，点数据组合电路将该点数据组合为各背景画面的彩色码并加给彩色发生电路。

公开(公告)号：CN1064820A

公开(公告)日：1992-09-30

申请号：CN91111063.1

申请日：1991-11-17

Applicant: 任天堂株式会社 ,  理光株式会社

Inventor： 大竹雅博 ,  高桥丰文 ,  西海聪 ,  北川久美子

IPC: A63F9/22

CPC classification number: H04N9/76

Abstract: 一种图像处理装置包括一执行从外部存储单元读出的程序的CPU和一视频处理器。在视频处理器中，动画字符的彩色数据与静止画字符的彩色数据被分别由动画数据发生电路和静止画数据发生电路输出。这两种彩色数据被供给主/副数据选择电路，它将该彩色数据作为主图像数据和副图像数据输出。运算电路执行运算操作以得到这两种彩色数据的平均值。视频信号发生电路将来自运算电路的该彩色数据的平均值变换为视频信号然后提供给显示装置。

公开(公告)号：CN1061538A

公开(公告)日：1992-06-03

申请号：CN91110926.9

申请日：1991-11-19

Applicant: 任天堂株式会社 ,  理光株式会社

Inventor： 大竹雅博 ,  高桥丰文 ,  西海聪 ,  三好通贵

IPC: A63F9/22

CPC classification number: G09G5/222 ,  A63F13/00 ,  A63F2300/203 ,  H04N5/262 ,  H04N9/74

Abstract: 一种背景画像显示装置包括微处理器和外部存贮器。点数据、字符指定数据和模式数据预先编入外部存贮器的ROM。构成由模式数据指定的背景画面的字符指定数据和用于该画面的每个字符的点数据，通过微处理器在SC-RAM和CHR-RAM中运行。SC地址回路从SC-RAM读出字符指定数据，由该数据从CHR-RAM读出字符的点数据。点数据由并行—串行变换回路变换为串行数据，点数据组合回路将该点数据组合为各背景画面的彩色码并加给彩色发生回路。

公开(公告)号：CN1022351C

公开(公告)日：1993-10-06

申请号：CN90107596.5

申请日：1990-08-01

Applicant: 株式会社理光 ,  任天堂株式会社

Inventor： 高桥丰文 ,  三好通贵 ,  大竹雅博 ,  西海聪

IPC: G06F15/44

CPC classification number: G09G5/395 ,  A63F2300/66 ,  G06T3/0006 ,  G09G5/391

Abstract: 图象处理装置包含VRAM，在该VRAM中存储原背景图象的图象数据。根据由CPU设定的常数，由背景画地址控制电路计算出将原背景图象旋转及放大缩小后的VRAM的地址。从VRAM的该地址读出旋转及放大缩小处理时背景图象的色数据，并由该色数据产生电视信号。

公开(公告)号：CN1049729A

公开(公告)日：1991-03-06

申请号：CN90107596.5

申请日：1990-08-01

Applicant: 株式会社理光 ,  任天堂株式会社

Inventor： 高桥丰文 ,  三好通贵 ,  大竹雅博 ,  西海聡

IPC: G06F15/44

CPC classification number: G09G5/395 ,  A63F2300/66 ,  G06T3/0006 ,  G09G5/391

Abstract: 图象处理装置包含VRAM，在该VRAM中存储原背景图象的图象数据。根据由CPU设定的常数，由背景画地址控制电路计算出将原背景图象旋转及放大缩小后的VRAM的地址。从VRAM的该地址读出旋转及放大缩小处理时背景图象的色数据，并由该色数据产生电视信号。